《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 電子元件 > 其他 > 掃盲:FPGA開發(fā)板為什么要使用SDRAM呢

掃盲:FPGA開發(fā)板為什么要使用SDRAM呢

2022-11-23
來(lái)源:英尚微電子
關(guān)鍵詞: FPGA開發(fā)板 DDR SDRAM 控制器

  SDRAM有一個(gè)同步接口,在響應(yīng)控制輸入前會(huì)等待一個(gè)時(shí)鐘信號(hào),這樣就能和計(jì)算機(jī)的系統(tǒng)總線 同步,。時(shí)鐘被用來(lái)驅(qū)動(dòng)一個(gè)有限狀態(tài)機(jī),對(duì)進(jìn)入的指令進(jìn)行管線(Pipeline)操作,。

  這使得SDRAM與沒有同步接口的異步DRAM相比,可以有一個(gè)更復(fù)雜的操作模式,。

  管線 意味著芯片可以在處理完之前的指令前,,接受一個(gè)新的指令 。在一個(gè)寫入的管線 中,,寫入命令在另一個(gè)指令執(zhí)行完之后可以立刻執(zhí)行,,而不需要等待數(shù)據(jù)寫入存儲(chǔ)隊(duì)列的時(shí)間。

  在一個(gè)讀取的流水線中,,需要的數(shù)據(jù) 在讀取指令發(fā)出之后固定數(shù)量的時(shí)鐘頻率后到達(dá),,而這個(gè)等待的過(guò)程可以發(fā)出其它附加指令。這種延遲被稱為等待時(shí)間(Latency),,在為計(jì)算機(jī)購(gòu)買內(nèi)存時(shí)是一個(gè)很重要的參數(shù),。

  SDRAM在計(jì)算機(jī)中被廣泛使用,從起初的SDRAM到之后一代的DDR(或稱DDR1),,然后是DDR2 和DDR3 進(jìn)入大眾市場(chǎng),,2015年開始DDR4進(jìn)入消費(fèi)市場(chǎng)。如UMI型號(hào) UD408G5S1AF的一款8Gb 32位 DDR4 SDRAM,,是一款支持使用在英特爾Arria 10 SoC FPGA以及Kintex Ultrascale FPGA中的存儲(chǔ)器,。

  32位 DDR4 SDRAM非常適合邊緣類計(jì)算,或?qū)CB面積有緊湊要求的深度學(xué)習(xí)計(jì)算設(shè)備,。英尚微支持32位DDR4 SDRAM送樣及測(cè)試,。

  為什么要使用內(nèi)存控制器

  動(dòng)態(tài)內(nèi)存的驅(qū)動(dòng)比靜態(tài)內(nèi)存的驅(qū)動(dòng)更加復(fù)雜…我們需要行,,列和存儲(chǔ)體以及刷新周期來(lái)處理,。但是由于SDRAM的高速性和低單位成本使其引人注目。

  因此我們需要的是一種訪問(wèn)SDRAM的方法,,但是要易于使用靜態(tài)內(nèi)存,。這就是創(chuàng)建內(nèi)存控制器的原因。它們充當(dāng)轉(zhuǎn)換層:一方面,,它們?yōu)橛脩籼峁┝艘子谑褂玫膬?nèi)存接口,,然后進(jìn)行了繁瑣的工作來(lái)驅(qū)動(dòng)真實(shí)的SDRAM信號(hào)。

  SDRAM引腳

  如果我們看一下SDRAM的引腳,,那么會(huì)有一些新來(lái)者,。

29.JPG

  地址和數(shù)據(jù)總線仍然存在,但是地址總線只有11位(用于提供要打開的行,,然后提供列地址),。BA引腳指定了存儲(chǔ)區(qū)(由于在我們的示例中只有2個(gè)存儲(chǔ)區(qū),因此我們僅需要一個(gè)引腳),。

  WE,,CAS和RAS一起用作命令引腳,因此我們可以向SDRAM發(fā)送8個(gè)不同的命令(命令包括“打開行”,,“讀取”,,“寫入”和“關(guān)閉行”)。使用了其他一些引腳(但未在圖片上顯示),,例如時(shí)鐘,,片選,字節(jié)使能…

  請(qǐng)注意,,在動(dòng)態(tài)內(nèi)存中,,“打開行”稱為激活,,“關(guān)閉行”稱為預(yù)充電。

  刷新

  SDRAM是動(dòng)態(tài)存儲(chǔ)器:由于每個(gè)存儲(chǔ)器位值(0或1)都保存在一個(gè)微小的電容器中,,電荷隨時(shí)間衰減,,因此需要定期刷新其內(nèi)容。

  但是衰減率足夠低,,只要定期對(duì)其進(jìn)行讀取和重新寫入(“刷新”),,制造商就可以保證不會(huì)丟失任何數(shù)據(jù)。

  有兩種刷新機(jī)制

  · FPGA將“自動(dòng)刷新”命令發(fā)送到SDRAM,。

  只要確保它定期完成(SDRAM數(shù)據(jù)表會(huì)告訴您最小刷新頻率),。

  · FPGA“經(jīng)常”訪問(wèn)每一行,。

  打開一行會(huì)導(dǎo)致SDRAM中的“感測(cè)放大器”獲得該行所有電容器電荷的副本,。然后,當(dāng)該行關(guān)閉時(shí),,較早檢測(cè)到的值將被復(fù)制回電容器中,,從而刷新過(guò)程中的數(shù)據(jù)。



更多信息可以來(lái)這里獲取==>>電子技術(shù)應(yīng)用-AET<<

mmexport1621241704608.jpg

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章,、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容,、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118,;郵箱:[email protected],。