• 通過虛擬工藝開發(fā)工具加速半導(dǎo)體工藝熱點(diǎn)的識(shí)別
  

• 這些技術(shù)可以節(jié)約芯片制造的成本、提升良率

　　設(shè)計(jì)規(guī)則檢查 （DRC） 技術(shù)用于芯片設(shè)計(jì)，可確保以較高的良率制造出所需器件。設(shè)計(jì)規(guī)則通常根據(jù)所使用設(shè)備和工藝技術(shù)的限制和變異性制定,。DRC可確保設(shè)計(jì)符合制造要求，且不會(huì)導(dǎo)致芯片故障或DRC違規(guī),。常見的DRC規(guī)則包括最小寬度和間隔要求,、偏差檢查以及其他規(guī)格，以避免在制造過程中出現(xiàn)短路,、斷路,、材料過量或其他器件故障。

　　在先進(jìn)的半導(dǎo)體技術(shù)節(jié)點(diǎn),，DRC規(guī)則的數(shù)量增加和復(fù)雜性提升,，導(dǎo)致傳統(tǒng)的2D DRC無(wú)法識(shí)別所有熱點(diǎn)和故障。2D DRC無(wú)法模擬或預(yù)測(cè)3D規(guī)則違規(guī),，因此通常在開發(fā)晚期才能識(shí)別到3D故障,。僅靠硅晶圓廠數(shù)據(jù)和測(cè)試宏來識(shí)別開發(fā)晚期的故障既耗時(shí)又昂貴。

　　泛林集團(tuán)的SEMulator3D^?虛擬制造平臺(tái)可用于進(jìn)行半導(dǎo)體器件的3D建模和基于規(guī)則的量測(cè),，并用比硅晶圓實(shí)驗(yàn)更快,、更經(jīng)濟(jì)的方式識(shí)別熱點(diǎn)（DRC違規(guī)）和潛在故障,。

　　大面積分析 （Large Area Analysis） 是半導(dǎo)體工程研發(fā)中的重要概念，指為了探索大面積芯片區(qū)域內(nèi)潛在熱點(diǎn)的敏感性及其對(duì)下游工藝步驟的影響而進(jìn)行的一系列實(shí)驗(yàn),。經(jīng)過精心設(shè)計(jì)的大面積分析可以幫助工程師用較少的實(shí)驗(yàn)晶圓成本來開發(fā)出最佳的半導(dǎo)體工藝,。

　　然而，大面積芯片區(qū)域潛在的工藝問題非常復(fù)雜,，所以半導(dǎo)體設(shè)計(jì)和制造中的大面積分析（或?qū)嶒?yàn)）空間并沒有被工程師充分挖掘,。

　　本文中，我們將演示如何將SEMulator3D虛擬制造用于大面積分析,，并通過在大面積模擬域中識(shí)別3D弱點(diǎn)展示我們的方法,。

　　圖1：使用SEMulator3D進(jìn)行大面積分析

　　大面積3D DRC集成流程

　　圖2是大面積分析3D DRC集成工藝圖。其中包含三個(gè)輸入值：SEMulator3D最佳已知方法工藝步驟模型,、配置特定缺陷搜索標(biāo)準(zhǔn)的結(jié)構(gòu)搜索宏和設(shè)計(jì)版圖,。

　　通過3D預(yù)測(cè)性工藝建模，SEMulator3D可以使用這些輸入值來識(shí)別短路,、斷路,、材料過量等3D器件故障。此模擬的輸出值包括基于規(guī)則的量測(cè),、（搜索宏的）故障識(shí)別,、以及缺陷圖的生成。

　　大面積分析工藝結(jié)束后，用戶可以查看整個(gè)大面積模擬域的測(cè)量結(jié)果,。此外,，還會(huì)生成包含潛在弱點(diǎn)的圖形數(shù)據(jù)系統(tǒng) （GDS） 版圖文件，供進(jìn)一步參考,。

　　我們可以看到大面積分析3D DRC集成工藝的每個(gè)輸出值,，以及它們?nèi)绾卧诎雽?dǎo)體開發(fā)過程中加速熱點(diǎn)和故障識(shí)別。

　　圖2：大面積分析,，3D DRC集成工藝圖

　　3D結(jié)構(gòu)搜索中基于規(guī)則的量測(cè)

　　通過對(duì)3D結(jié)構(gòu)進(jìn)行基于規(guī)則的虛擬量測(cè),，SEMulator3D中的3D模型可用于搜索和驗(yàn)證問題區(qū)域或熱點(diǎn)。一旦有違反規(guī)則,，軟件會(huì)進(jìn)行相應(yīng)提示,。而2D DRC工藝可能無(wú)法識(shí)別到所有這些違規(guī)——盡管使用簡(jiǎn)單的2D DRC可以識(shí)別某些熱點(diǎn)，但由于2D DRC無(wú)法顯示沉積,、刻蝕或其他光刻工藝的變異性,，所以結(jié)果并不完整。

　　3D工藝建模包括工藝和結(jié)構(gòu)信息,，可用于突顯結(jié)構(gòu)問題,，比如絕緣距離太短、接觸區(qū)域重疊或其他限制良率的設(shè)計(jì)問題（如圖3）,。在3D建模工藝中,，可以建立幾何標(biāo)準(zhǔn)，以研究各種器件特征的最小/最大關(guān)鍵尺寸,，以及材料接口問題和其他器件研究,。這些信息可用于協(xié)助工藝/設(shè)計(jì)的共同優(yōu)化，并降低不可控性,。通過在3D結(jié)構(gòu)上進(jìn)行虛擬且基于規(guī)則的量測(cè),，可以在開發(fā)早期、在硅晶圓廠數(shù)據(jù)和測(cè)試宏之前識(shí)別可能限制良率的故障,。

　　圖3：3D工藝建模中識(shí)別的故障類型

　　搜索宏和缺陷（熱點(diǎn)）圖

　　在SEMulator3D中,，搜索宏可以識(shí)別大面積半導(dǎo)體區(qū)域內(nèi)的違規(guī)或可能發(fā)生的器件故障。當(dāng)搜索宏識(shí)別出故障時(shí)（使用基于規(guī)則的量測(cè)）,，會(huì)自動(dòng)將結(jié)果輸出到一個(gè)GDS文件（如圖4）,，展示已識(shí)別故障的位置，該GDS文件包含在結(jié)構(gòu)搜索工藝中識(shí)別的故障和缺陷,。這些缺陷實(shí)際上是在3D結(jié)構(gòu)中的,，所以使用2D DRC方法通常無(wú)法識(shí)別它們。根據(jù)大面積研究中發(fā)現(xiàn)的缺陷類型,，可能需要在SEMulator3D中進(jìn)行工藝模型校準(zhǔn),，以驗(yàn)證預(yù)測(cè)準(zhǔn)確性,。理論上，識(shí)別意外缺陷不需要先進(jìn)的校準(zhǔn),。

　　圖4：大面積分析模擬的GDS文件,，故障區(qū)域用紅色標(biāo)記

　　結(jié)論

　　在不需要晶圓實(shí)驗(yàn)的情況下識(shí)別工藝熱點(diǎn)非常有價(jià)值：這不僅可以節(jié)省晶圓和掩膜成本，更重要的是,，可以加速技術(shù)開發(fā)中的良率提升,。

　　在最近使用SEMulator3D的項(xiàng)目中，大面積分析解決方案在開發(fā)早期識(shí)別出多個(gè)掩膜缺陷,。其中,，兩個(gè)缺陷已經(jīng)得到修正，并購(gòu)買了新的掩膜,。如果沒有使用虛擬工藝開發(fā)工具,，這種掩膜故障識(shí)別可能花費(fèi)數(shù)月時(shí)間、數(shù)次試樣的測(cè)試,。

　　隨著半導(dǎo)體技術(shù)的進(jìn)步,，大面積分析技術(shù)可以預(yù)防、探測(cè)和修復(fù)熱點(diǎn),，從而將系統(tǒng)性,、隨機(jī)性和參數(shù)缺陷數(shù)量降至最低，并最終提高良率,。對(duì)希望按時(shí)交付新半導(dǎo)體產(chǎn)品的企業(yè)來說,，大面積分析用于探究制造可行性將成為成功的關(guān)鍵因素。

更多精彩內(nèi)容歡迎點(diǎn)擊==>>電子技術(shù)應(yīng)用-AET<<