據(jù)韓聯(lián)社報(bào)道,,三星電子在近日于美國(guó)硅谷舉辦的“2024年三星代工論壇”上公布了其未來半導(dǎo)體技術(shù)戰(zhàn)略,,計(jì)劃于2027年引入尖端晶圓代工技術(shù),,推出兩種新工藝節(jié)點(diǎn),,以加強(qiáng)跨越人工智能(AI)芯片研發(fā)、代工生產(chǎn),、組裝全流程的“一站式”服務(wù),。
三星電子此次戰(zhàn)略調(diào)整,旨在通過封裝晶圓代工非內(nèi)存半導(dǎo)體和高帶寬內(nèi)存(HBM)的集成AI解決方案,,研制出高性能,、低能耗的AI芯片產(chǎn)品。據(jù)三星電子介紹,,這一戰(zhàn)略的實(shí)施將使得從研發(fā)到生產(chǎn)的周期大幅縮短,,與現(xiàn)有工藝相比,耗時(shí)可縮減約20%,。
值得關(guān)注的是,,三星電子計(jì)劃在2納米工藝中采用創(chuàng)新的背面供電網(wǎng)絡(luò)(BSPDN)技術(shù)(制程節(jié)點(diǎn)SF2Z)。這一技術(shù)將芯片的供電網(wǎng)絡(luò)轉(zhuǎn)移至晶圓背面,,與信號(hào)電路分離,,旨在簡(jiǎn)化供電路徑,降低供電電路對(duì)互聯(lián)信號(hào)電路的干擾,。此舉預(yù)計(jì)將顯著提升AI芯片的功率,、性能和面積等關(guān)鍵參數(shù),同時(shí)減少電壓降,,從而提升高性能計(jì)算設(shè)計(jì)的性能,。
此外,三星電子還計(jì)劃于2027年將光學(xué)元件技術(shù)運(yùn)用于AI解決方案,,為芯片帶來低能耗和高速數(shù)據(jù)處理性能,。而在2025年,三星電子就將在4納米工藝中采用“光學(xué)收縮”技術(shù)(制程節(jié)點(diǎn)SF4U)進(jìn)行量產(chǎn),,使得芯片尺寸更小,、性能更佳,。