9月25日，EDA及半導(dǎo)體IP大廠新思科技（Synopsys）宣布與晶圓代工龍頭大廠臺(tái)積電持續(xù)密切合作,，基于臺(tái)積電最先進(jìn)的工藝和 3DFabric 技術(shù),，提供了先進(jìn)的 EDA 和 IP 解決方案，以加速 AI 和多芯粒設(shè)計(jì)的創(chuàng)新,。AI 應(yīng)用中無休止的計(jì)算需求要求半導(dǎo)體技術(shù)跟上步伐,。從行業(yè)領(lǐng)先的 AI 驅(qū)動(dòng)型 EDA 套件（由 Synopsys.ai? 提供支持以提高生產(chǎn)力和芯片結(jié)果），到促進(jìn)向 2.5/3D 多芯粒架構(gòu)遷移的完整解決方案,，新思科技和臺(tái)積電幾十年來一直密切合作,，為未來十億到萬億晶體管的 AI 芯片設(shè)計(jì)鋪平了道路。

臺(tái)積電生態(tài)系統(tǒng)與聯(lián)盟管理部負(fù)責(zé)人 Dan Kochpatcharin 表示：“臺(tái)積電很高興與新思科技合作,，為基于臺(tái)積電先進(jìn)工藝和 3DFabric 技術(shù)的 AI 設(shè)計(jì)嚴(yán)格計(jì)算需求開發(fā)開創(chuàng)性的 EDA 和 IP 解決方案,。我們?cè)谛滤伎萍嫉?AI 驅(qū)動(dòng)型 EDA 套件和經(jīng)過硅驗(yàn)證的 IP 方面的最新合作成果，幫助我們的共同客戶顯著提高了他們的生產(chǎn)力,，并為先進(jìn)的 AI 芯片設(shè)計(jì)提供了卓越的性能,、功耗和面積結(jié)果?！?/p>

Synopsys EDA 產(chǎn)品管理高級(jí)副總裁 Sanjay Bali 表示：“幾十年來,，新思科技一直與臺(tái)積電密切合作，提供跨越臺(tái)積電各代最先進(jìn)節(jié)點(diǎn)的任務(wù)關(guān)鍵型 EDA 和 IP 解決方案,?！斑@種合作伙伴關(guān)系有助于幫助我們的共同客戶在 AI 時(shí)代加速創(chuàng)新,，并推動(dòng)半導(dǎo)體設(shè)計(jì)的未來。我們共同突破可能的界限,，在性能,、能效和工程生產(chǎn)力方面取得突破性進(jìn)展。

Synopsys AI 驅(qū)動(dòng)型 EDA 設(shè)計(jì)流程提升 PPA 和工程生產(chǎn)力行業(yè)

領(lǐng)導(dǎo)者已經(jīng)接受了 Synopsys AI 驅(qū)動(dòng)的 EDA 流程,，這些流程由 Synopsys.ai 提供支持,，用于其基于 N2 的先進(jìn)芯片設(shè)計(jì)。

聯(lián)發(fā)科技（MediaTek）公司副總裁 Ching San Wu 表示：“新思科技認(rèn)證的 Custom Compiler 和 PrimeSim 解決方案提供了性能和生產(chǎn)力提升,，使我們的設(shè)計(jì)人員能夠滿足基于 TSMC N2 工藝的高性能模擬設(shè)計(jì)的芯片需求,。擴(kuò)大與新思科技的合作，使我們能夠充分利用其 AI 驅(qū)動(dòng)流程的潛力,，加速我們的設(shè)計(jì)遷移和優(yōu)化工作,，改進(jìn)向多個(gè)垂直領(lǐng)域交付我們行業(yè)領(lǐng)先的 SoC 所需的流程?！?/p>

此外,，新思科技正在與臺(tái)積電合作開發(fā)新的背面布線功能，以支持新思科技數(shù)字設(shè)計(jì)流程中臺(tái)積電的 A16 工藝,，以解決配電和信號(hào)布線問題,，以實(shí)現(xiàn)設(shè)計(jì)性能效率和密度優(yōu)化?？苫ゲ僮鞯墓に囋O(shè)計(jì)套件 （iPDK） 和 Synopsys IC Validator? 物理驗(yàn)證運(yùn)行集可供設(shè)計(jì)團(tuán)隊(duì)使用,，以處理日益復(fù)雜的物理驗(yàn)證規(guī)則，并有效地將設(shè)計(jì)過渡到臺(tái)積電 N2 技術(shù),。

為了進(jìn)一步加速芯片設(shè)計(jì),，新思科技和臺(tái)積電通過臺(tái)積電的 Cloud Certification 在云端啟用了 Synopsys EDA 工具，為共同客戶提供云就緒的 EDA 工具,，這些工具可提供準(zhǔn)確的結(jié)果質(zhì)量,，并與臺(tái)積電的先進(jìn)工藝技術(shù)無縫集成。新思科技的云認(rèn)證工具包括綜合,、布局布線,、靜態(tài)時(shí)序和功耗分析,、晶體管級(jí)靜態(tài)時(shí)序分析,、定制實(shí)現(xiàn)、電路仿真,、EMIR 分析和設(shè)計(jì)規(guī)則檢查,。

通過全面的 EDA 解決方案推進(jìn)多芯粒創(chuàng)新，新思科技,、Ansys 和臺(tái)積電合作,，利用各自的主要解決方案,，通過全面的系統(tǒng)分析流程來應(yīng)對(duì)多芯粒設(shè)計(jì)的復(fù)雜多物理場(chǎng)挑戰(zhàn)。

基于新思科技3DIC Compiler 統(tǒng)一探索到簽核平臺(tái)的最新流程集成了 3DSO.ai,，與用于數(shù)字和 3D 集成電路的 Ansys RedHawk-SC? 電源完整性簽核平臺(tái)相結(jié)合,，增強(qiáng)了熱和 IR 感知時(shí)序分析。新思科技 3DIC 編譯器是 臺(tái)積電認(rèn)證的平臺(tái),，支持 3Dblox,，即臺(tái)積電的 3DFabric，其中包括臺(tái)積電SoIC（集成芯片上的系統(tǒng)）和 CoWoS 封裝技術(shù),。

Ansys半導(dǎo)體,、電子和光學(xué)業(yè)務(wù)副總裁兼總經(jīng)理John Lee表示：“我們與新思科技和臺(tái)積電的合作體現(xiàn)了我們對(duì)推動(dòng)創(chuàng)新并實(shí)現(xiàn)AI和多芯粒芯片設(shè)計(jì)未來的共同承諾。我們正在共同應(yīng)對(duì)多芯粒架構(gòu)中固有的多物理場(chǎng)挑戰(zhàn),，幫助我們的共同客戶在新思科技設(shè)計(jì)環(huán)境中基于最新臺(tái)積電技術(shù)實(shí)現(xiàn)芯片,、封裝和系統(tǒng)級(jí)效果的金牌簽核精度。

通過經(jīng)過硅驗(yàn)證的 IP降低風(fēng)險(xiǎn)

新思科技全面的多芯粒測(cè)試解決方案（可通過 Synopsys UCIe 和 HBM3 IP 獲得）確保在制造測(cè)試和現(xiàn)場(chǎng)期間多芯粒封裝的健康狀況,。通過與臺(tái)積電合作,，新思科技 利用臺(tái)積電的 CoWoS 中介層技術(shù)推出了一款測(cè)試芯片 ，該芯片完全支持測(cè)試,、監(jiān)控,、調(diào)試和修復(fù)功能。診斷,、可追溯性和任務(wù)模式信號(hào)完整性監(jiān)控允許進(jìn)行設(shè)計(jì)中,、量產(chǎn)中、生產(chǎn)和現(xiàn)場(chǎng)優(yōu)化,，以實(shí)現(xiàn)預(yù)測(cè)性維護(hù)等目的,。 UCIe PHY 的監(jiān)控、測(cè)試和修復(fù) （MTR） IP 提供晶片,、晶片間接口和多晶片封裝級(jí)別的可測(cè)試性,。

新思科技在 N3E 和 N5 工藝技術(shù)中的 UCIe 和 HBM3 IP 解決方案取得了多項(xiàng)硅成功，加速了 IP 集成并最大限度地降低了風(fēng)險(xiǎn),。新思科技UCIe IP 的最新開發(fā)工作速率高達(dá) 40G,，無需額外面積即可實(shí)現(xiàn)最大帶寬和能效，而 HBM4 和 3D I/O IP 解決方案則加速了 3D 堆疊晶片在臺(tái)積電先進(jìn)工藝上的異構(gòu)集成,。