中文引用格式: 牛君怡,孫鍇. DRAM研究現(xiàn)狀與發(fā)展方向[J]. 電子技術(shù)應(yīng)用,,2024,50(12):21-30.
英文引用格式: Niu Junyi,,Sun Kai. Research status and development direction of DRAM[J]. Application of Electronic Technique,,2024,50(12):21-30.
引言
動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Dynamic Random Access Memory, DRAM)是現(xiàn)代計(jì)算機(jī)系統(tǒng)中廣泛使用的一種存儲(chǔ)器類型。DRAM因其高存儲(chǔ)密度和較低成本的優(yōu)點(diǎn),,應(yīng)用于各種計(jì)算和電子設(shè)備中,。
DRAM的基本單元由一個(gè)晶體管和一個(gè)電容組成,晶體管則用來訪問和控制數(shù)據(jù)的讀取和寫入,。字線用來控制晶體管的開關(guān),,位線用來感知電容上的電荷來進(jìn)行讀取操作。然而,,由于電容漏電,,DRAM需要定期刷新以保持?jǐn)?shù)據(jù)的完整性,這是與靜態(tài)隨機(jī)存儲(chǔ)器(Static Random Access Memory, SRAM)的主要區(qū)別,。DRAM的存儲(chǔ)容量由其存儲(chǔ)單元的數(shù)量決定,,而訪問速度則取決于存儲(chǔ)單元的排列方式和訪問機(jī)制。在現(xiàn)代DRAM中,,存儲(chǔ)單元通常以矩陣形式排列,,通過行地址和列地址來定位特定的存儲(chǔ)單元。
在過去的幾十年中,,每個(gè)芯片的存儲(chǔ)單元數(shù)量呈指數(shù)增長(zhǎng),。存儲(chǔ)單元的縮放一直是實(shí)現(xiàn)存儲(chǔ)密度快速增加的主要策略[1],由于DRAM存儲(chǔ)單元結(jié)構(gòu)簡(jiǎn)單,,這種出色的可擴(kuò)展性使其在存儲(chǔ)器市場(chǎng)上獲得了長(zhǎng)期的成功,。尤其是受數(shù)據(jù)中心領(lǐng)域的需求影響,預(yù)計(jì)2032年市場(chǎng)規(guī)模將達(dá)到1 939.7億美元[2],。
目前主流DRAM產(chǎn)品目前處在10~20 nm工藝制造的階段,,由于DRAM制程工藝進(jìn)入20 nm以后,制造難度越來越高,,因此內(nèi)存芯片制造廠商對(duì)工藝的定義不再是具體的尺寸,,而是以1x(第一代)、1y(第二代),、1z(第三代),、1a(第四代)、1b(第五代)來定義,,每一代的DRAM產(chǎn)品都向著10 nm的技術(shù)節(jié)點(diǎn)靠近,。目前,世界上領(lǐng)跑DRAM市場(chǎng)的三大廠商(三星,、美光和海力士)都已經(jīng)商業(yè)化基于1a和1b技術(shù)節(jié)點(diǎn)的DRAM產(chǎn)品,。而國(guó)內(nèi)DRAM廠商代表長(zhǎng)鑫存儲(chǔ)于2023年11月28日發(fā)布基于18.5 nm(相當(dāng)于1x技術(shù)節(jié)點(diǎn))工藝的LPDDR5產(chǎn)品,成為國(guó)內(nèi)首家自主研發(fā)LPDDR5的公司,。
DRAM單元的縮放也帶來了許多的問題,。如果不在結(jié)構(gòu),、材料、工藝等方面進(jìn)行重大創(chuàng)新,,DRAM的密度提升將很快遇到瓶頸,,不再能夠滿足像人工智能、計(jì)算機(jī)等應(yīng)用對(duì)高速,、密集存儲(chǔ)器的要求,。
本文通過總結(jié)DRAM近五年的一些研究成果,探討DRAM技術(shù)的發(fā)展歷程,,分析當(dāng)前面臨的挑戰(zhàn),,展望未來的發(fā)展方向。
本文詳細(xì)內(nèi)容請(qǐng)下載:
http://forexkbc.com/resource/share/2000006243
作者信息:
牛君怡1,,孫鍇1,,2
(1.中國(guó)科學(xué)院大學(xué) 集成電路學(xué)院,北京 101408,;
2.中國(guó)科學(xué)院微電子研究所,,北京 100029)