中文引用格式: 牛君怡,,孫鍇. DRAM研究現(xiàn)狀與發(fā)展方向[J]. 電子技術應用,2024,,50(12):21-30.
英文引用格式: Niu Junyi,,Sun Kai. Research status and development direction of DRAM[J]. Application of Electronic Technique,2024,,50(12):21-30.
引言
動態(tài)隨機存取存儲器(Dynamic Random Access Memory, DRAM)是現(xiàn)代計算機系統(tǒng)中廣泛使用的一種存儲器類型,。DRAM因其高存儲密度和較低成本的優(yōu)點,應用于各種計算和電子設備中,。
DRAM的基本單元由一個晶體管和一個電容組成,,晶體管則用來訪問和控制數(shù)據(jù)的讀取和寫入。字線用來控制晶體管的開關,,位線用來感知電容上的電荷來進行讀取操作,。然而,由于電容漏電,DRAM需要定期刷新以保持數(shù)據(jù)的完整性,,這是與靜態(tài)隨機存儲器(Static Random Access Memory, SRAM)的主要區(qū)別,。DRAM的存儲容量由其存儲單元的數(shù)量決定,而訪問速度則取決于存儲單元的排列方式和訪問機制,。在現(xiàn)代DRAM中,,存儲單元通常以矩陣形式排列,通過行地址和列地址來定位特定的存儲單元,。
在過去的幾十年中,,每個芯片的存儲單元數(shù)量呈指數(shù)增長。存儲單元的縮放一直是實現(xiàn)存儲密度快速增加的主要策略[1],,由于DRAM存儲單元結構簡單,,這種出色的可擴展性使其在存儲器市場上獲得了長期的成功。尤其是受數(shù)據(jù)中心領域的需求影響,,預計2032年市場規(guī)模將達到1 939.7億美元[2],。
目前主流DRAM產(chǎn)品目前處在10~20 nm工藝制造的階段,由于DRAM制程工藝進入20 nm以后,,制造難度越來越高,,因此內(nèi)存芯片制造廠商對工藝的定義不再是具體的尺寸,而是以1x(第一代),、1y(第二代),、1z(第三代)、1a(第四代),、1b(第五代)來定義,,每一代的DRAM產(chǎn)品都向著10 nm的技術節(jié)點靠近。目前,,世界上領跑DRAM市場的三大廠商(三星,、美光和海力士)都已經(jīng)商業(yè)化基于1a和1b技術節(jié)點的DRAM產(chǎn)品。而國內(nèi)DRAM廠商代表長鑫存儲于2023年11月28日發(fā)布基于18.5 nm(相當于1x技術節(jié)點)工藝的LPDDR5產(chǎn)品,,成為國內(nèi)首家自主研發(fā)LPDDR5的公司,。
DRAM單元的縮放也帶來了許多的問題。如果不在結構,、材料,、工藝等方面進行重大創(chuàng)新,DRAM的密度提升將很快遇到瓶頸,,不再能夠滿足像人工智能,、計算機等應用對高速、密集存儲器的要求,。
本文通過總結DRAM近五年的一些研究成果,,探討DRAM技術的發(fā)展歷程,,分析當前面臨的挑戰(zhàn),展望未來的發(fā)展方向,。
本文詳細內(nèi)容請下載:
http://forexkbc.com/resource/share/2000006243
作者信息:
牛君怡1,,孫鍇1,2
(1.中國科學院大學 集成電路學院,,北京 101408,;
2.中國科學院微電子研究所,北京 100029)