?

　　該仲裁器的接口信號(hào)如表1所示,。
　　為設(shè)計(jì)方便起見(jiàn)，在程序中設(shè)計(jì)三類狀態(tài)機(jī)：總線狀態(tài)狀態(tài)機(jī),、總線主設(shè)備查詢狀態(tài)機(jī),、仲裁狀態(tài)機(jī)。
2.1 總線狀態(tài)狀態(tài)機(jī)
　　總線狀態(tài)狀態(tài)機(jī)用于記錄總線事務(wù)的狀態(tài),，定義如下：
　　type bus_state is(IDLE,，BUSY，LAST_DATA,，F(xiàn)INISH)
　　四種狀態(tài)分別表示總線空閑,、忙、最后一個(gè)數(shù)據(jù)傳輸期以及傳輸完成。狀態(tài)圖如圖3,。

　　下面是以VHDL代碼形式實(shí)現(xiàn)的該狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換關(guān)系,。
case bus_cur_state is
　　when IDLE =>
　　　　if Frame_n=′0′ then --frame被拉低，表示一個(gè)傳輸事務(wù)開(kāi)始
　　　　　　bus_next_state<=BUSY,；
　　　　else
　　　　　　bus_next_state<=IDLE,；--總線空閑
　　　　end if；
　　when BUSY=>
　　　　if Frame_n=′1′ then --frame為高,，等待傳輸最后一個(gè)數(shù)據(jù)
　　　　　　if Irdy_n=′0′ then --主設(shè)備準(zhǔn)備好,，正在傳輸最后一個(gè)數(shù)據(jù)
　　　　　　　　bus_next_state<=FINISH；
　　　　　　else
　　　　　　　　bus_next_state<=LAST_DATA,；--等待最后一個(gè)數(shù)據(jù)完成
　　　　　　end if,；
　　　　else
　　　　　　bus_next_state<=BUSY；--等待frame被拉高
　　　　end if,；
　　when LAST_DATA=>
　　　　if Irdy_n=′0′ then--主設(shè)備準(zhǔn)備好
　　　　　　bus_next_state<=FINISH；
　　　　else
　　　　　　bus_next_state<=LAST_DATA,；--等待最后一個(gè)數(shù)據(jù)傳輸完成
　　　　end if,；
　　when FINISH=>
　　　　if Irdy_n=′1′ then
　　　　　　bus_next_state<=IDLE；
　　　　else
　　　　　　bus_next_state<=FINISH,；
　　　　end if,；
　　when others=>
　　　　bus_next_state<=IDLE；
end case,；
　　根據(jù)上述狀態(tài)關(guān)系輸出總線空閑指示信號(hào)busbusy,。
case bus_cur_state is
　　when IDLE=>
　　　　busbusy<=′0′；
　　when BUSY=>
　　　　busbusy<=′1′,；
　　when LAST_DATA=>
　　　　busbusy<=′1′,；
　　when FINISH=>
　　　　busbusy<=′1′；
　　when others=>
　　　　busbusy<=′0′,；
end case,；
2.2 總線主設(shè)備查詢狀態(tài)機(jī)
　　總線主設(shè)備查詢狀態(tài)機(jī)用來(lái)決定當(dāng)前是否需要重新指定一個(gè)主設(shè)備。重新指定一個(gè)主設(shè)備的條件是：(1)當(dāng)前被授權(quán)的設(shè)備已開(kāi)始傳輸,；(2)當(dāng)前被授權(quán)的設(shè)備沒(méi)有開(kāi)始傳輸并且超時(shí),。將主設(shè)備查詢狀態(tài)分為IDLE、GNT1,、GNT2,、WAIT_NOBUSY和WAIT_BUSY2五個(gè)狀態(tài)，并設(shè)置計(jì)數(shù)器count,。當(dāng)總線上某個(gè)設(shè)備被授權(quán),，但16個(gè)周期仍然沒(méi)有開(kāi)始操作，count超過(guò)16，被視為超時(shí),，仲裁器可以撤銷其仲裁授權(quán),，并轉(zhuǎn)授其他設(shè)備。程序根據(jù)這個(gè)狀態(tài)機(jī)的輸出結(jié)果決定仲裁狀態(tài)機(jī)是否改變,。

　　狀態(tài)轉(zhuǎn)換如圖4所示,，狀態(tài)機(jī)描述的VHDL代碼略。
　　主設(shè)備查詢狀態(tài)機(jī)的輸出信號(hào)search_master：
case search_cur_state is
　　when NO_GNT =>
　　　　search_master <= ′1′;
　　when GNT1 =>
　　　　search_master <= ′0′;
　　when GNT2 =>
　　　　search_master <= ′1′;
　　when WAIT_NOBUSY =>
　　　　search_master <= ′0′;
　　when WAIT_BUSY2 =>
　　　　search_master <= ′0′;
　　when others =>
　　　　search_master <= ′0′;
end case;
　　該狀態(tài)機(jī)的驅(qū)動(dòng)條件是由總線狀態(tài)狀態(tài)機(jī)的輸出結(jié)果(busbusy),、仲裁狀態(tài)機(jī)的狀態(tài)(idle,，park)和計(jì)數(shù)器產(chǎn)生的超時(shí)信號(hào)(timeout)組成。設(shè)置WAIT_BUSY2的目的是為了避免可能會(huì)在AD線和PAR線上出現(xiàn)的沖突,。該狀態(tài)機(jī)的輸出search_master作為仲裁狀態(tài)機(jī)狀態(tài)轉(zhuǎn)換使能信號(hào),，只有該信號(hào)有效時(shí)，仲裁狀態(tài)機(jī)才進(jìn)行當(dāng)前狀態(tài)的改變,。
2.3 仲裁狀態(tài)機(jī)
　　仲裁狀態(tài)機(jī)表示總線仲裁器的狀態(tài),，定義如下：
　　type arbiter_state is(IDLE，DEV1,，DEV2,，PARK)；
　　當(dāng)主設(shè)備查詢狀態(tài)機(jī)輸出使能信號(hào)(search_master)時(shí),，導(dǎo)致仲裁狀態(tài)機(jī)的狀態(tài)改變,。
　　if(PCI_reset=′0′) then
　　　　arbiter_cur_state<=park；--總線在復(fù)位期間?？?BR>　　elsif rising_edge(PCI_clock) then
　　　　if(search_master=′1′) then
　　　　arbiter_cur_state<=arbiter_next_state,；
　　　　end if,；
　　end if,；
　　狀態(tài)轉(zhuǎn)變過(guò)程如圖5所示,，狀態(tài)機(jī)描述的VHDL代碼略。

　　仲裁器根據(jù)仲裁狀態(tài)機(jī)當(dāng)前狀態(tài)控制仲裁授權(quán)信號(hào)(GNT)的給出,。
　　when idle=>
　　　　gnt_out_n<=(others=>′1′),；
　　when dev1=>
　　　　gnt_out_n<=″10″；
　　when dev2=>
　　　　gnt_out_n<=″01″,；
　　when park=>
　　　　gnt_out_n<=(PARKMASTER),；
　　when others=>
　　　　gnt_out_n<=(others =>′1′),；
　　end case；
　　注：PARKMASTER是事先設(shè)置的?？繝顟B(tài),。
2.4 仿真波形圖
　　由圖6可以看出，測(cè)試文件模擬了一個(gè)設(shè)備申請(qǐng)和兩個(gè)設(shè)備同時(shí)申請(qǐng)的情況,，并給出了總線授權(quán)信號(hào)(GNT),，驗(yàn)證了仲裁器邏輯的正確性。

2.5 資源占用情況分析
　　可編程邏輯器件使用Lattice 公司的ispLSI2064E-135LT100,，在ispLever中綜合本例程序,，結(jié)果如表2。