1 前言

I2C總線" title="I2C總線">I2C總線" target="_blank">I2C總線是具備多CPU系統(tǒng)所需的包括仲裁和高低速設(shè)備同步等功能的高性能串行總線,。它以兩根連線實現(xiàn)完善的全雙工數(shù)據(jù)傳送,，是各種總線中使用信號線根數(shù)最少，并具有自動尋址,、多主機時鐘同步和仲裁等功能的總線,。

目前世界上采用的I2C總線有兩種規(guī)范,，它們分別是由荷蘭飛利浦公司和日本索尼公司提出的。現(xiàn)在廣泛采用的是飛利浦公司的I2C總線技術(shù)規(guī)范,，它已成為被電子行業(yè)認可的總線標準,。

由于I2C總線具有標準的規(guī)范及眾多帶I2C接口的外圍器件，使得使用I2C總線設(shè)計計算機系統(tǒng)變得十分方便,、靈活,，體積也小，因此在各類實際應(yīng)用中得到廣泛使用,。

2 I2C總線的基本原理

2.1 I2C總線基本結(jié)構(gòu)

I2C總線系統(tǒng)結(jié)構(gòu)靈活,，易于模塊化、標準化設(shè)計,。I2C總線只有兩根信號線,，一根是數(shù)據(jù)線SDA" title="SDA">SDA，另一根是時鐘線SCL" title="SCL">SCL,。所有進入I2C總線系統(tǒng)中的器件都帶有I2C總線接口,，符合I2C總線電氣規(guī)范的特性；而且采用純軟件尋址方法,，無需器件片選線的連接,。CPU不僅能通過指令將某個功能器件掛靠或摘離總線，還可對其工作狀況進行檢測,，從而實現(xiàn)對硬件系統(tǒng)即簡單又靈活的擴展與控制,。各器件供電可不同,，但需共地,。另外，SDA,、SCL需分別接上拉電阻,。

SDA、SCL都是雙向的,，輸出電路用于向總線上發(fā)送數(shù)據(jù),，輸入電路用于接收總線上的數(shù)據(jù)。當總線空閑時,，兩根線都是高電平,。連接總線的器件的輸出端電路必須是集電極開路輸出或開漏輸出，以具有線“與”功能,。I2C總線的數(shù)據(jù)傳送速率在標準模式下可達100kbit／s,，快速模式下可達400kbit／s，高速模式下則可達3.4Mbit／s,。

I2C總線接口電路" title="接口電路">接口電路結(jié)構(gòu)如圖1所示,。
 

2.2 I2C總線數(shù)據(jù)傳送

I2C總線數(shù)據(jù)傳輸時必須遵循規(guī)定的數(shù)據(jù)傳送格式,，如圖2所示為一次完整的數(shù)據(jù)傳送格式。啟動信號表明一次傳送的開始,，其后為尋址字節(jié),，該尋址字節(jié)由高7位地址和最低1位方向位組成：方向位為“0”表明寫操作，“1”表明讀操作,；在尋址字節(jié)后是由方向位指定讀,、寫操作的數(shù)據(jù)字節(jié)與應(yīng)答位；在數(shù)據(jù)傳送完成后為停止信號,。在“啟動”與“停止”之間傳送的數(shù)據(jù)字節(jié)數(shù)從理論上來說沒有限制,，但每個字節(jié)必須為8位，而且每個傳送的字節(jié)后面必須跟一個應(yīng)答位,。

當SCL為高電平時,，SDA由高電平跳變?yōu)榈碗娖剑x為啟動信號,；當SCL為低電平時,，SDA由低電平跳變?yōu)楦唠娖剑x為停止信號,。

在SCL為高電平時,，SDA上數(shù)據(jù)需保持穩(wěn)定方被認為有效；只有在SCL為低電平時,，才允許SDA電平狀態(tài)變化,。

2.3時鐘信號的同步

在I2C總線上傳送信息時的時鐘同步信號是由掛接在SCL線上的所有器件的邏輯“與”完成的。SCL線上由高電平到低電平的跳變將影響到這些器件,，一旦某個器件的時鐘信號下跳為低電平,，將使SCL線一直保持低電平，使SCL線上的所有器件開始低電平期,。此時,，低電平周期短的器件的時鐘由低至高的跳變并不能影響SCL線的狀態(tài)，于是這些器件將進入高電平等待的狀態(tài),。當所有器件的時鐘信號都上跳為高電平時,，低電平期結(jié)束，SCL線被釋放返回高電平,，即所有的器件都同時開始它們的高電平期,。其后，第一個結(jié)束高電平期的器件又將SCL線拉成低電平,。這樣就在SCL線上產(chǎn)生一個同步時鐘,。可見,，時鐘低電平時間由時鐘低電平期最長的器件確定,，而時鐘高電平時間由時鐘高電平期最短的器件確定,。
 

2.4 總線競爭的仲裁

總線上可能掛接有多個器件，有時會發(fā)生兩個或多個主器件同時想占用總線的情況,，這種情況叫做總線競爭,。I2C總線具有多主控能力，可以對發(fā)生在SDA線上的總線競爭進行仲裁,，其仲裁原則是這樣的：當多個主器件同時想占用總線時,，如果某個主器件發(fā)送高電平，而另一個主器件發(fā)送低電平,，則發(fā)送電平與此時SDA總線電平不符的那個器件將自動關(guān)閉其輸出級,。總線競爭的仲裁是在兩個層次上進行的,。首先是地址位的比較,，如果主器件尋址同一個從器件，則進入數(shù)據(jù)位的比較,，從而確保了競爭仲裁的可靠性,。由于是利用I2C總線上的信息進行仲裁，因此不會造成信息的丟失,。
 

3 I2C總線接口邏輯的構(gòu)成

3.1 I2C總線接口電路的結(jié)構(gòu)

I2C總線接口邏輯框圖如圖5所示,。
 

在電路設(shè)計中，各功能塊的硬件實現(xiàn)介紹如下,。

啟動,、停止檢測電路應(yīng)用兩個D觸發(fā)器來分別響應(yīng)SDA在SCL為高電平時的電平跳變。

移位寄存器電路由9個D觸發(fā)器串聯(lián)成9級移位寄存器,，包括8位字節(jié)和1位應(yīng)答位,，實現(xiàn)SDA上數(shù)據(jù)的串并行轉(zhuǎn)換。寄存器復位值為“111111110”,，接收8位字節(jié)后為“0D7D6D5D4D3D2D1D0”,，即應(yīng)答位為“0”，在第9個時鐘時輸出低電平作為應(yīng)答信號,。

可編程地址發(fā)生器電路生成器件地址，7位器件地址由器件編號地址(高4位)和引腳地址(低3位)組成,。通過改變器件引腳的連接方式,，就可改變器件地址，因此使應(yīng)用方便靈活,。

地址比較器電路由門電路組成布爾代數(shù)式邏輯,，對尋址字節(jié)進行判斷。若地址正確則將RS觸發(fā)器置“1”,，使能譯碼器輸出,。

3.2 I2C總線接口工作流程

I2C總線接口工作流程如圖6所示,。
 

3.3 Verilog仿真程序

　　

4 結(jié)束語

目前采用I2C技術(shù)的單片機以及外圍器件已廣泛應(yīng)用于家用電器、通訊設(shè)備及各類電子產(chǎn)品中,，而且應(yīng)用范圍將會越來越廣,。

本文簡單介紹了I2C總線接口電路，希望對相關(guān)從業(yè)人員有所幫助,。