由于系統(tǒng)日趨復(fù)雜,，在成本,、開(kāi)發(fā)板容量及功耗均面臨嚴(yán)苛限制的今天,，設(shè)計(jì)人員往往需要以更少的資源實(shí)現(xiàn)更高的目標(biāo)，而FPGA的可配置能力加上其固有的可編程性,，使其成為設(shè)計(jì)人員的一項(xiàng)重要選擇,。Xilinx" title="Xilinx">Xilinx資深副總裁兼首席技術(shù)官I(mǎi)vo Bolsens表示，異構(gòu)多核是處理各種類(lèi)型數(shù)據(jù)的最有效解決方案,，非對(duì)稱(chēng)的多核定義功能不同的CPU,，而可重構(gòu)的特性決定了FPGA是目前市場(chǎng)中唯一可將高性能與后延遲混合的半導(dǎo)體器件。
Ivo Bolsens認(rèn)為,，市場(chǎng)的增長(zhǎng)主要是來(lái)自用戶(hù)對(duì)新技術(shù),、新器件的需求，而FPGA則是滿(mǎn)足這些創(chuàng)新需求可行的技術(shù)手段,，因?yàn)槲磥?lái)可重配置" title="可重配置">可重配置的構(gòu)制能力是必需的,，如某一時(shí)段要處理數(shù)據(jù)，另一時(shí)段又要處理娛樂(lè)應(yīng)用,，這只有FPGA能做到,，ASIC則無(wú)法勝任。新型FPGA系列產(chǎn)品使開(kāi)發(fā)人員能在多種系統(tǒng)（包括功耗不到2W的便攜式超聲波設(shè)備,、供電電壓為12V的車(chē)載信息娛樂(lè)系統(tǒng),，以及低成本LTE基帶和毫微微蜂窩基站等）中實(shí)施可編程解決方案，而此前這只有ASSP和ASIC才能做到,。
Ivo Bolsens表示,，Xilinx高度重視總功耗的最小化,，通過(guò)采用專(zhuān)為實(shí)現(xiàn)低靜態(tài)功耗而優(yōu)化的獨(dú)特 HKMG（高介電層/金屬閘）工藝，實(shí)現(xiàn)相對(duì)于其它28nm工藝將靜態(tài)功耗降低一半,。而Xilinx創(chuàng)新型架構(gòu)增強(qiáng)技術(shù)則降低邏輯和 I/O的靜態(tài)功耗,。另外，Xilinx集成于其ISE 12 設(shè)計(jì)套件中的智能時(shí)鐘門(mén)技術(shù),，使得最新FPGA系列相對(duì)于Virtex-6和Spartan-6將總功耗降低了一半,，也比其它28nm FPGA的功耗降低30%。大幅降低功耗不僅使 FPGA 能夠滿(mǎn)足最新應(yīng)用要求,，而且還讓Xilinx能推出可用性更強(qiáng)的28nm系列產(chǎn)品——Kintex 7,、Virtex 7、Artix 7系列,。Ivo Bolsens介紹,，Xilinx的7系列幫助設(shè)計(jì)人員可在 DSP 高性能對(duì)稱(chēng)模式下充分發(fā)揮高達(dá)4.7 TMACS 的性能（非對(duì)稱(chēng)模式下為2.37TMACS），而且能使用 200 萬(wàn)個(gè)時(shí)鐘速度高達(dá)600MHz的邏輯單元,，實(shí)現(xiàn)高達(dá) 2.4Tbps 的高速連接功能,，同時(shí)還能保證不超出用戶(hù)在功耗方面的預(yù)算。
Xilinx混合型多核平臺(tái)架構(gòu)框圖
部分可重配置技術(shù)具備可即時(shí)調(diào)整的高度靈活性,，可以大幅擴(kuò)充單一FPGA的容量。在器件運(yùn)行中,，設(shè)計(jì)人員可對(duì)FPGA某些區(qū)域進(jìn)行重新編程,，藉此加入新的功能，而器件其余部分正在運(yùn)行的應(yīng)用則完全不會(huì)受到任何影響,。例如,，當(dāng)用戶(hù)開(kāi)發(fā)無(wú)線(xiàn)光傳輸網(wǎng)絡(luò)方案時(shí)，能少用30%?45%的資源就可實(shí)現(xiàn)多端口多路復(fù)用器/轉(zhuǎn)發(fā)器的功能,。部分可重配置技術(shù)還可以幫助設(shè)計(jì)人員有效地管理功耗,，當(dāng)系統(tǒng)無(wú)需在最高性能運(yùn)行時(shí)，可以使用低能耗的方式來(lái)替代高能耗功能運(yùn)行,。Ivo Bolsens表示,，針對(duì)降低BRAM功耗要求，Xilinx通過(guò)一系列獨(dú)特的算法,，使ISE設(shè)計(jì)套件可以自動(dòng)中斷不必要的邏輯運(yùn)行,，而這正是引起耗電的關(guān)鍵因素。通過(guò)在綜合過(guò)后而非在RTL層實(shí)現(xiàn)功耗優(yōu)化,，ISE可降低多達(dá)30%的整體動(dòng)態(tài)功耗,。
通過(guò)采用更直觀(guān)的設(shè)計(jì)流程以及界面，包括一個(gè)經(jīng)進(jìn)一步改進(jìn)的時(shí)序約束和時(shí)序分析流程,，自動(dòng)插入代理邏輯以橋接靜態(tài)和可重配置部分,，并具備完整的設(shè)計(jì)時(shí)序收斂和仿真功能,，使Xilinx的部分可重配置技術(shù)更加易于使用。Ivo Bolsens認(rèn)為,，通過(guò)模塊化的組件和自動(dòng)化的設(shè)計(jì)工具,，Xilinx甚至可讓一位根本不懂FPGA的設(shè)計(jì)人員完成高性能的FPGA設(shè)計(jì)。
所有7系列FPGA均采用統(tǒng)一架構(gòu),，使客戶(hù)既能降低成本和功耗,，也能提高性能和容量，從而降低低成本和高性能系列產(chǎn)品的開(kāi)發(fā)投資,。對(duì)于希望利用Xilinx最新7系列FPGA進(jìn)一步實(shí)現(xiàn)節(jié)能或提高系統(tǒng)性能和容量的客戶(hù),，Ivo Bolsens建議，可以先用Virtex-6和Spartan-6 FPGA進(jìn)行設(shè)計(jì),，然后在時(shí)機(jī)成熟時(shí)將設(shè)計(jì)方案進(jìn)行移植,。Ivo Bolsens解釋?zhuān)y(tǒng)一架構(gòu)的7系列，會(huì)隨著Xilinx的AMBA AXI互連標(biāo)準(zhǔn)的采用而得到簡(jiǎn)化,，并支持即插即用型IP的使用,，從而有助于客戶(hù)提高設(shè)計(jì)效率，降低開(kāi)發(fā)成本,。
Xilinx通過(guò)與ARM合作開(kāi)展AMBA規(guī)范工作,，使這些產(chǎn)品支持IP重用、可移植性和可預(yù)見(jiàn)性,。一個(gè)統(tǒng)一的架構(gòu),，一個(gè)新的不以處理器為中心的器件，加上一個(gè)采用新一代工具的分層設(shè)計(jì)流程,，不僅可大幅提高設(shè)計(jì)效率,、靈活性和片上系統(tǒng)性能，同時(shí)還將簡(jiǎn)化前代架構(gòu)的移植工作,。Ivo Bolsens表示,，實(shí)現(xiàn)統(tǒng)一架構(gòu)上的多系統(tǒng)運(yùn)行，就是市場(chǎng)需求的發(fā)展方向,，而FPGA技術(shù)則是滿(mǎn)足這種需求變化的可行性選擇,。