2011年1月11日消息,光通信技術用于處理器芯片間及處理器內(nèi)核間數(shù)據(jù)傳輸?shù)目赡苄源鬄樘岣?。這是因為美國IBM開發(fā)出了以CMOS技術將光收發(fā)回路和電路集成于1枚芯片的技術“CMOS Integrated Silicon Nanophotonics”,。IBM此次還公布了該技術投入使用的目標時間。該公司稱,將把該技術應用在定于2017~2018年開發(fā)的浮動小數(shù)點運算性能達1018FLOPS(Exa FLOPS)超級計算機(Exa機)處理器,。
如果得以實現(xiàn),,則除處理器內(nèi)核內(nèi)部之外的數(shù)據(jù)傳輸用布線便可以用光通信技術封裝。這不僅對超級計算機,,而且對多種電子設備的意義都很重大,。
以WDM技術大幅削減布線數(shù)量
IBM認為,,要實現(xiàn)運算性能為目前最快的超級計算機約1000倍的Exa機,處理器芯片間及處理器內(nèi)核間的數(shù)據(jù)通信實現(xiàn)光化是不可避免的,。“人類的大腦也因相當于處理器的灰白質和相當于通信網(wǎng)絡的白質兩者兼?zhèn)洳诺靡杂行Чぷ鞯?。如果白質的數(shù)據(jù)傳輸速度低,那么好不容易得到的灰白質就不能發(fā)揮作用” (IBM硅整合納米光子項目主管Yurii A. Vlasov),。IBM指出,,不用電而使用光的最大原因在于:通過應用光通信領域的WDM(波分復用)技術能夠大幅減少物理布線數(shù)量。
IBM設想的Exa機的處理器是將集成于硅芯片上的處理器內(nèi)核,、存儲器和光通信網(wǎng)絡三維層疊,并用TSV(硅貫通電極)連接起來的,。構成數(shù)據(jù)傳輸路徑的基本要素技術,與現(xiàn)在數(shù)據(jù)中心等使用的單位通道10Gbit/秒的光通信網(wǎng)絡沒有太大差別,。
然而,,巨大的差異在于集成度要高出幾個數(shù)量級。要將原來以100m為單位的光通信網(wǎng)絡縮小到1mm左右,,即原來的10萬分之一左右的尺寸,,并與驅動電路等所需電路一起集成于Si芯片上。
突破混載的最大難關
IBM從2006年前后就已開始利用CMOS工藝開發(fā)要素技術,。比如:光的延遲回路,、調(diào)制器、開關及以高感度高速工作的受光器等,。此次的目標是用CMOS工藝將這些要素技術與電路混載,。
最重要的一點是使受光器的形成在CMOS晶體管的源極/漏極激活,即燒結處理前完成,。受光器是采用鍺(Ge)的APD(avalanche photodetector),。原來由于Ge的融點比較低,僅為約937℃,,只能在CMOS晶體管的源極/漏極激活后形成受光器,。IBM通過改變Ge APD的制造方法等,使在源極/漏極激活前就能夠形成Ge APD,。
由此,,“使用的掩模在光路和電路上幾乎可通用,制造工藝本身得到了大幅簡化”(IBM的Vlasov),。
課題是向量產(chǎn)技術的過渡
IBM采用此次的CMOS工藝,,試制了發(fā)送端的驅動電路、調(diào)制器和WDM,,以及接收端的WDM,、受光器和增幅電路等各種集成于硅芯片上的元器件。電路的集成采用了130nm工藝技術,,光路的集成部分采用了65nm工藝技術,。
單位通道的傳輸速度為20Gbit/秒,,單位通道的占用面積僅占整個光收發(fā)器的約0.5mm2。IBM稱“占用面積為競爭對手的1/10以下”,。IBM表示,,現(xiàn)在的目標是進一步提高集成度,以實際4mm2左右的芯片面積實現(xiàn)相當于數(shù)據(jù)傳輸容量1Tbit/秒的光收發(fā)器,。
剩下的課題是將開發(fā)的技術應用于量產(chǎn)工藝,。IBM自信地表示:“在今后幾年內(nèi)實現(xiàn)當然并不容易,但迄今我們已解決了多種課題”(Vl asov ),。
?。ň庉?Valiant)