工業(yè)的發(fā)展對(duì)時(shí)間測(cè)量精度的要求越來(lái)越高，傳統(tǒng)的精密時(shí)間測(cè)量技術(shù)大致有以下幾種方法：直接計(jì)數(shù)法,、擴(kuò)展法,、時(shí)間幅度轉(zhuǎn)換法、游標(biāo)法,。微電子技術(shù)的發(fā)展,，為高集成度、低功耗,、高分辨率的TDC提供了可能,。
    電子學(xué)方法實(shí)現(xiàn)高精度時(shí)間測(cè)量的技術(shù)和原理有多種，從測(cè)量范圍和測(cè)量精度上看,，可以分為兩大類,，一類是高精度的時(shí)間測(cè)量，其測(cè)量分辨率最高可以達(dá)到幾個(gè)皮秒量級(jí),，但該類時(shí)間測(cè)量電路其動(dòng)態(tài)范圍一般比較低,；另一類為大動(dòng)態(tài)范圍高精度時(shí)間測(cè)量電路。不同的應(yīng)用場(chǎng)合對(duì)時(shí)間測(cè)量范圍和測(cè)量精度提出了不同的要求,。本文介紹了一種比較折中的方法,，即在低動(dòng)態(tài)范圍與大動(dòng)態(tài)范圍均可得到較佳結(jié)果的非門延遲法，此方法為時(shí)間數(shù)字化(TDC)的一種,。
1 非門延遲的工作原理
1.1 延遲線工作原理
    抽頭延遲線法與差分延遲線法是隨著近年來(lái)大規(guī)模集成電路的應(yīng)用而發(fā)展起來(lái)的,。抽頭延遲線法，也叫時(shí)延法,。從概念上說,，它比較簡(jiǎn)單。在早期,，用同軸線來(lái)實(shí)現(xiàn)延遲線，但是為了實(shí)現(xiàn)高精度測(cè)量,，需要數(shù)目眾多的抽頭,，因而電路龐大，使得這個(gè)技術(shù)在當(dāng)時(shí)無(wú)法推廣,。隨著半導(dǎo)體技術(shù)的發(fā)展,，特別是大規(guī)模集成電路的發(fā)展，這種方法被移植到集成電路上,，得到迅速推廣,。抽頭延遲線是由一組延遲單元組成的，理論上這組延遲單元傳播時(shí)延相等,，都為?子,。而時(shí)間間隔的測(cè)量就是通過關(guān)門信號(hào)Stop對(duì)開門信號(hào)Start在延遲線中的傳播進(jìn)行采樣實(shí)現(xiàn)的,。抽頭延遲線法的結(jié)構(gòu)多種多樣，下面以其中一種為例介紹[1],，[2],。
    圖1是由專用的延遲單元和采樣單元實(shí)現(xiàn)抽頭延線法的電路原理圖。一個(gè)延遲時(shí)間為τ的單元,，總是配合一個(gè)觸發(fā)器FF(Flip-Flop),。這里FF是上升沿觸發(fā)而非電平觸發(fā)，時(shí)間間隔T開始時(shí)Start的上升沿在延遲線中傳播,，結(jié)束時(shí)用Stop的上升沿對(duì)觸發(fā)器進(jìn)行采樣,。觸發(fā)器電平為高時(shí)最高位的位置就決定了測(cè)量結(jié)果，通過譯碼實(shí)現(xiàn)從時(shí)間到數(shù)字的轉(zhuǎn)換,。但要實(shí)現(xiàn)精確測(cè)量,，輸入觸發(fā)器時(shí)鐘端的Stop信號(hào)的時(shí)滯必須很小[4]。

    該方法原理簡(jiǎn)單,，但所設(shè)計(jì)傳輸門的長(zhǎng)度隨測(cè)量時(shí)間長(zhǎng)度的增加而增加,，長(zhǎng)延遲線的制作和性能不能得到很好的保證，因此這種技術(shù)常常只是作為內(nèi)插的基礎(chǔ),。在此技術(shù)基礎(chǔ)上設(shè)計(jì)改進(jìn)的方法有鎖相環(huán)(PLL)法[5],、延遲鎖定環(huán)(DLL)法、延遲鎖定環(huán)陣列,、進(jìn)位鏈延遲法等,，在各種設(shè)計(jì)中都得到一定的應(yīng)用。但此類方法設(shè)計(jì)較復(fù)雜,，需要仔細(xì)的布局布線以保證所有單元的延遲相同以及每個(gè)單元的輸出互連電容匹配,，且應(yīng)充分考慮環(huán)路的穩(wěn)定性。
1.2 延遲方法
    在各種門電路結(jié)構(gòu)中,，非門是工藝結(jié)構(gòu)最簡(jiǎn)單的一種門電路[3],，在不考慮工藝差別的情況下，電流通過一個(gè)門電路所用的時(shí)間應(yīng)為最短,，本文選擇非門電路作為傳輸線的延遲,。結(jié)構(gòu)如圖2所示。為了減少延遲線長(zhǎng)度,，降低設(shè)計(jì)復(fù)雜度,，利用數(shù)字電路中奇數(shù)個(gè)非門通過自身延遲則可組成一個(gè)閉環(huán)振蕩器的結(jié)論，在該振蕩器的基礎(chǔ)之上設(shè)計(jì)出一個(gè)時(shí)間測(cè)量電路,。

    啟動(dòng)信號(hào)Start高電平觸發(fā),，啟動(dòng)非門振蕩器振蕩輸出高頻頻率信號(hào)，該信號(hào)經(jīng)過多次分頻后進(jìn)入頻率計(jì)數(shù)器,。當(dāng)停止信號(hào)Stop進(jìn)入時(shí),，觸發(fā)停止振蕩器并鎖存振蕩器,、分頻器、計(jì)數(shù)器結(jié)果信號(hào),。該振蕩器,、分頻器、計(jì)數(shù)器結(jié)果信號(hào)進(jìn)行合成計(jì)算后即可得到時(shí)間值,。
    由于CMOS門延時(shí)振蕩器與工藝參數(shù),、供電電壓和溫度高度相關(guān)，因此這樣的振蕩器需要經(jīng)常校準(zhǔn)以減小誤差,。該電路中設(shè)計(jì)了校準(zhǔn)電路,，校準(zhǔn)電路以精確的32.768 kHz時(shí)鐘作為參照，每次測(cè)量前先測(cè)量精確的32.768 kHz時(shí)鐘,。
    將32.768 kHz的時(shí)鐘引入到Start/Stop引腳,，啟動(dòng)測(cè)量基準(zhǔn)時(shí)鐘電路，測(cè)量?jī)蓚€(gè)上升沿之間的時(shí)差,，結(jié)果存儲(chǔ)在結(jié)果寄存器中,，則單個(gè)門延遲的平均時(shí)間τ為：
 
    M1：頻率計(jì)數(shù)器值
    M2：分頻值
    M3：振蕩環(huán)所計(jì)值
    X1：分頻次數(shù)
    X2：振蕩環(huán)非門數(shù)
    通過內(nèi)部運(yùn)算即可得到單個(gè)門延遲的平均時(shí)間。在每次測(cè)量前先測(cè)量基準(zhǔn)時(shí)鐘,，再測(cè)量需測(cè)時(shí)間則可得到較佳的精度,，該電路在不同的CPLD芯片中得到的延遲時(shí)間不同，在ALTEAR公司的MAXII系列中的EMP570T-
100C5大約為250 ps,。
2 仿真實(shí)驗(yàn)結(jié)果
    將精確的32.768 kHz基準(zhǔn)時(shí)鐘通過該電路,，仿真結(jié)果如圖3所示?；鶞?zhǔn)時(shí)鐘上升沿觸發(fā)啟動(dòng)振蕩器,，振蕩輸出頻率約為750 MHz的時(shí)鐘信號(hào)，經(jīng)過多次分頻后進(jìn)入頻率計(jì)數(shù)器,。頻率計(jì)數(shù)器計(jì)數(shù)結(jié)果為(0x057B),，級(jí)聯(lián)分頻器分頻值為(0b1001)，振蕩環(huán)所計(jì)值為(0b101),。理論計(jì)算得出每個(gè)門延遲為226.480 6 ps,。

    用頻率為4 MHz的待測(cè)時(shí)鐘信號(hào)通過該電路，仿真結(jié)果如圖4所示,。頻率計(jì)數(shù)器計(jì)數(shù)結(jié)果為(0x000B)，級(jí)聯(lián)分頻器分頻值為(0b0111),，振蕩環(huán)所計(jì)值為(0b101),。兩個(gè)高電平之間的時(shí)間差為T=(M1×X1×2×X2+M2×2×X2+M3)×τ(ps)；仿真計(jì)算得出兩個(gè)高電平之間的時(shí)間差為249 808.101 8 ps,。與理論值的差為－191.898 2 ps,。

    仿真實(shí)驗(yàn)顯示,，該設(shè)計(jì)的分辨率優(yōu)于250 ps，考慮到干擾,、溫度影響和器件差別,，其測(cè)量分辨率應(yīng)優(yōu)于300 ps。在大測(cè)量范圍應(yīng)用中只要增加頻率計(jì)數(shù)器的計(jì)數(shù)長(zhǎng)度則可,，且不影響頻率分辨率,。
3 誤差分析
    通過振蕩環(huán)仿真結(jié)果局部放大圖5可以看出，振蕩環(huán)內(nèi)部非門的延遲并非為等延遲電路,。因?yàn)镃PLD內(nèi)部的邏輯互聯(lián)并非等延遲線,，所以非門串聯(lián)時(shí)的時(shí)間長(zhǎng)度無(wú)法一致，由仿真波形觀察結(jié)果已說明內(nèi)部編譯為非等延遲線,，但Quartus II平臺(tái)在CPLD綜合仿真過程中已經(jīng)充分考慮了門及互連進(jìn)位鏈間的延遲,，該燒寫文件下載入CPLD運(yùn)行結(jié)果與仿真結(jié)果幾乎一樣，故為了提高測(cè)量精度,，可將仿真結(jié)果中每個(gè)門的延時(shí)比例帶入運(yùn)算過程中進(jìn)行運(yùn)算,。

    改進(jìn)后用4 MHz的待測(cè)時(shí)鐘信號(hào)通過該電路，仿真計(jì)算得出信號(hào)兩個(gè)高電平之間的時(shí)間差為249 853.397 9 ps,。與理論值的差為－146.602 1 ps,。可見通過該方法可在一定程度上提高測(cè)量精度,。
4 實(shí)驗(yàn)測(cè)試結(jié)果,、誤差分析與改進(jìn)方法
    將32.768 kHz的基準(zhǔn)時(shí)鐘接入該電路，同時(shí)將待測(cè)信號(hào)接入該電路（以4 MHz的頻率信號(hào)為例）,，晶體振蕩器的頻率穩(wěn)定誤差約為±20 ppm,，改變測(cè)量基準(zhǔn)脈沖的個(gè)數(shù)和外部環(huán)境溫度，通過實(shí)驗(yàn)測(cè)試結(jié)果得出,，將32.768 kHz的基準(zhǔn)時(shí)鐘接入該電路,，與仿真的數(shù)據(jù)比較發(fā)現(xiàn)，實(shí)驗(yàn)數(shù)據(jù)在仿真數(shù)據(jù)之間略有波動(dòng),；待測(cè)脈沖,、基準(zhǔn)脈沖的個(gè)數(shù)越多得出單個(gè)門延遲越精確；隨著溫度升高,，單個(gè)門延遲時(shí)間變短,；溫度變化時(shí)，基準(zhǔn)時(shí)鐘與待測(cè)信號(hào)變化趨勢(shì)一致,，且存在一定的關(guān)系,。
    圖6為不同溫度下的單非門延時(shí)。由圖6可以看出,，溫度越高非門延遲時(shí)間越短,，理論上溫度越高,，電子的活躍程度越大，非門延時(shí)間變短,，實(shí)驗(yàn)結(jié)果與理論一致,。不同溫度時(shí)非門延遲時(shí)間不同，故為了得到穩(wěn)定精確的測(cè)量結(jié)果,，不能使用相同的非門延遲,，因此每次測(cè)量待測(cè)信號(hào)時(shí)先測(cè)量32.768 kHz的基準(zhǔn)時(shí)鐘，通過基準(zhǔn)時(shí)鐘計(jì)算出單個(gè)非門的延時(shí)時(shí)間,，再測(cè)量待測(cè)信號(hào),，這樣則可消除溫度對(duì)測(cè)量精度的影響，得到精確的測(cè)量結(jié)果,。圖7為不同溫度下先測(cè)基準(zhǔn)時(shí)鐘,、再測(cè)待測(cè)信號(hào)所測(cè)得的待測(cè)信號(hào)時(shí)間，通過此方法可以消除溫度對(duì)測(cè)量精度的影響,。

    圖8為不同測(cè)量脈沖數(shù)下的單非門延時(shí),，由圖8可以看出，連續(xù)測(cè)量基準(zhǔn)脈沖數(shù)越多,，得到的單次非門延遲越接近于理論值,。這是由于在對(duì)基準(zhǔn)時(shí)間進(jìn)行量化的過程中存在舍掉余數(shù)誤差，通過測(cè)量多個(gè)時(shí)鐘脈沖的方法減小了舍入誤差,，實(shí)驗(yàn)結(jié)果與理論分析一致,。

    同理，在相同條件下測(cè)量的待測(cè)時(shí)鐘脈沖數(shù)越多,，得到的數(shù)據(jù)經(jīng)計(jì)算得出的待測(cè)時(shí)鐘脈沖時(shí)差與理論值越接近,。因此，在測(cè)量過程中可以通過多次連續(xù)測(cè)量求平均的方法減小誤差,。例如,，將該設(shè)計(jì)應(yīng)用在超聲波流量計(jì)中，可以連續(xù)測(cè)量8次回波的方法減小測(cè)量誤差,，實(shí)際應(yīng)用中該方法效果良好,。
    該設(shè)計(jì)在測(cè)量過程中以精確的32.768 kHz作為基準(zhǔn)時(shí)鐘，該基準(zhǔn)時(shí)鐘一般采用晶體振蕩器,，晶體振蕩器的穩(wěn)定誤差通常約為±20 ppm,。因此，可通過選用頻率穩(wěn)定度更高的晶體振蕩器(如±5 ppm)以提高測(cè)量精度,。但該振蕩器的價(jià)格比±20 ppm的高許多,，在設(shè)計(jì)過程中要綜合考慮性價(jià)比的問題。
    本文介紹的微時(shí)間測(cè)量方法，不僅大大節(jié)省了芯片面積,，降低了設(shè)計(jì)難度，而且達(dá)到較高的頻率分辨率,。這種方法的提出,，在低成本且對(duì)短時(shí)間間隔的測(cè)量有較高精度要求的場(chǎng)合，有重要的實(shí)際意義,。通過改進(jìn)設(shè)計(jì),，優(yōu)化內(nèi)部邏輯結(jié)構(gòu)，選擇更快速度的CPLD,，該設(shè)計(jì)可達(dá)到更高的頻率分辨率,。如需達(dá)到100 ps以內(nèi)的分辨率，可通過此方法設(shè)計(jì)定制專用的ASIC電路,。該設(shè)計(jì)在一般的應(yīng)用場(chǎng)合如超聲波流量計(jì),、紅外測(cè)距中已經(jīng)得到實(shí)際運(yùn)用，使用效果良好,，測(cè)量穩(wěn)定,、精確。
參考文獻(xiàn)
[1] 宋健.基于FPGA的精密時(shí)間——數(shù)字轉(zhuǎn)換電路研究[D]. 中國(guó)科學(xué)技術(shù)大學(xué)博士學(xué)位論文,，2006.
[2] 張延,，黃佩誠(chéng).高精度時(shí)間間隔測(cè)量技術(shù)與方法[J].天文學(xué)進(jìn)展.2006，24(1)：1-15.
[3] TDC-GP2 Universal 2 Channel Time-to-Digital Converter  acam-messelectronic FEB,，2007.
[4] 于建國(guó),，陳明，周渭,，等.精密時(shí)間間隔測(cè)量方法的改進(jìn). 宇航計(jì)測(cè)技術(shù)[J],，2003，23(3)：15-20.
[5] 楊成偉,，霍玉晶,，何淑芳，等.基于CPLD的脈沖激光測(cè)距飛行時(shí)間測(cè)量.激光與紅外[J].2004,，34(2)：106-108.