基于Cadence Integrity 3D-IC的異構(gòu)集成封裝系統(tǒng)級(jí)LVS檢查
所屬分類：技術(shù)論文
上傳者：zhoubin333
文檔大小：3395 K
標(biāo)簽： 異構(gòu)集成 先進(jìn)封裝 系統(tǒng)級(jí)LVS
所需積分：0分積分不夠怎么辦？
文檔介紹：隨著硅工藝尺寸發(fā)展到單納米水平,，摩爾定律的延續(xù)越來越困難。2D Flip-Chip,、2.5D、3D等異構(gòu)集成的先進(jìn)封裝解決方案將繼續(xù)滿足小型化、高性能、低成本的市場(chǎng)需求,，成為延續(xù)摩爾定律的主要方向。但它也提出了新的挑戰(zhàn),，特別是對(duì)于系統(tǒng)級(jí)的LVS檢查。采用Cadence Integrity 3D-IC平臺(tái)工具,，針對(duì)不同類型的先進(jìn)封裝,，進(jìn)行了系統(tǒng)級(jí)LVS檢查驗(yàn)證，充分驗(yàn)證了該工具的有效性和實(shí)用性,，保證了異構(gòu)集成封裝系統(tǒng)解決方案的可靠性,。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。