高速PCB設(shè)計(jì)中終端匹配電阻 Layout設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：crazybingo
文檔大小：292 K
所需積分：0分積分不夠怎么辦,？
文檔介紹：本文簡要的總結(jié)了在高速數(shù)字設(shè)計(jì)中串聯(lián)終端匹配和并聯(lián)終端匹配的優(yōu)缺點(diǎn),，并對(duì)這兩種匹配方式的終端匹配電阻處于不同位置時(shí)的匹配效果做了相應(yīng)的仿真和深入的分析，得出了串聯(lián)終端匹配電阻對(duì)位置的要求沒有終端匹配電阻嚴(yán)格這一結(jié)論,，給出了一些關(guān)于終端匹配電阻擺放位置的建議,。為在PCB設(shè)計(jì)中如何放置終端匹配電阻提供了理論和實(shí)踐上的指導(dǎo)。
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分,；重復(fù)下載不扣分，本人上傳資源不扣分,。