混合型判決反饋均衡器設(shè)計(jì)與FPGA實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>464 K
所需積分：0分積分不夠怎么辦？
文檔介紹：針對(duì)1000BASE-T中的均衡解碼結(jié)構(gòu),，從信噪比與誤碼率,、速度及硬件復(fù)雜度等方面比較了該判決反饋均衡解碼器的幾種形式,，并設(shè)計(jì)了一種滿足速度與誤碼率要求而硬件復(fù)雜度更低的混合型結(jié)構(gòu)，該結(jié)構(gòu)將部分殘留后饋干擾級(jí)數(shù)移除,，同時(shí)應(yīng)用流水線及重定時(shí)技術(shù)優(yōu)化其性能,。
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。