隨著大功率電力電子器件的發(fā)展，晶閘管得到了廣泛的應(yīng)用,，晶閘管應(yīng)用需要用觸發(fā)電路,，而且大多數(shù)是用三相觸發(fā)電路。然而,，市面上常見的三相移相觸發(fā)芯片大多數(shù)都無法在較大噪聲情況下工作,，并且現(xiàn)有電網(wǎng)的頻率不是穩(wěn)定在50 Hz，而常見的三相移相觸發(fā)芯片中沒有適應(yīng)電網(wǎng)頻率漂移的電路,，從而導(dǎo)致芯片移相精度下降,。本文針對XH001芯片無法在較大噪聲下工作的情況，改進(jìn)了全數(shù)字去噪電路,，并且針對由于電網(wǎng)頻率漂移使芯片產(chǎn)生的觸發(fā)誤差加了頻率漂移電路,，該電路同時(shí)增加了芯片的應(yīng)用范圍，如歐美60 Hz的電網(wǎng),。
1 電路結(jié)構(gòu)
    三相移相觸發(fā)電路中有三路功能相同的通道,，其電路結(jié)構(gòu)圖如圖1所示。

    在工作狀態(tài)下,，從AC1,、AC2和AC3分別輸入一交流正弦信號，頻率為50 Hz,，彼此相差120°,。正弦信號通過過零比較器形成方波信號，再經(jīng)去抖動(dòng)電路消除輸入信號噪聲,，生成干凈的同步方波信號,，進(jìn)入頻率漂移電路和移相電路,。頻率漂移電路對輸入漂移的頻率進(jìn)行實(shí)時(shí)跟蹤，根據(jù)電網(wǎng)頻率漂移的變化,，調(diào)整移相電路的計(jì)數(shù)時(shí)鐘頻率,，減小觸發(fā)誤差。移相控制電壓由外部電壓輸入,，外部輸入電壓Vcon經(jīng)過A/D轉(zhuǎn)換器轉(zhuǎn)換,，作為移相電路中減法計(jì)算器的初始值，當(dāng)減法計(jì)數(shù)器減為零時(shí),，產(chǎn)生一個(gè)移相脈沖,，該脈沖觸發(fā)脈寬發(fā)生電路，由WS引腳控制,，產(chǎn)生所需要的脈寬信號,，經(jīng)調(diào)制后輸出兩路脈沖群OUT+和OUT-。圖1中的J1和J2接外部晶振,，提供電路的時(shí)鐘信號,。
    另外，缺相保護(hù)電路可以對去抖動(dòng)電路輸出的濾掉毛刺抖動(dòng)的三相交流同步信號的相序和缺相進(jìn)行檢測,，當(dāng)缺相或相序混亂時(shí),，該保護(hù)模塊將輸出控制信號，禁止輸出并點(diǎn)亮相應(yīng)的LED燈,，故障排除后可以通過RES對電路進(jìn)行手動(dòng)復(fù)位,。其中Part1~3為人為保護(hù)端。
2 電路設(shè)計(jì)
2.1 去抖動(dòng)電路
    去抖動(dòng)電路是數(shù)字三相移相觸發(fā)電路的重要部分,。由于芯片在噪聲嚴(yán)重的環(huán)境中工作,，導(dǎo)致了輸入波形的抖動(dòng)畸變厲害，信噪比小,，加上過零比較器靈敏度比較高,，速度足夠快，則輸出出現(xiàn)了由于噪聲信號在過零點(diǎn)附近反復(fù)過零造成的抖動(dòng)序列,，如圖2所示,。由于有了抖動(dòng)序列,，再加之輸出脈沖群要在0°～180°的大動(dòng)態(tài)范圍內(nèi)移動(dòng),，因此導(dǎo)致了多余的尖脈沖，而移相電路中的邏輯無法消除這些多余的脈沖,，故在不該出現(xiàn)脈沖群的地方出現(xiàn)了脈沖群,，嚴(yán)重影響功率器件的正常運(yùn)轉(zhuǎn)。

    目前市場上主流的SCR移相觸發(fā)控制芯片是XH001,，該芯片上的去抖動(dòng)電路是應(yīng)用單穩(wěn)態(tài)電路的采樣,、保持原理,，用電容的充放電達(dá)到將原先的信號“部分”地、“有選擇”地還原[2],。芯片XH001中去抖動(dòng)電路需要用到的電容并不是芯片自帶的電容,，而是應(yīng)用時(shí)在外圍電路加上的電容，應(yīng)用復(fù)雜,，有必要將芯片中去抖動(dòng)電路改進(jìn)為全數(shù)字去抖動(dòng)電路,，簡化應(yīng)用。
    圖3是改進(jìn)后的全數(shù)字去抖動(dòng)電路的原理圖,，三相交流同步信號經(jīng)過過零比較器之后,，通過觸發(fā)器使其與內(nèi)部時(shí)鐘同步，圖3中的電路A部分是邊緣檢測電路,，其功能是利用三相交流同步信號所有的上升沿和下降沿產(chǎn)生小脈沖,，并將這些脈沖作為電路A部分輸出。這些輸出信號進(jìn)入觸發(fā)器B,，作為其時(shí)鐘信號,，實(shí)現(xiàn)去抖動(dòng)功能。當(dāng)?shù)谝粋€(gè)脈沖到來時(shí),，觸發(fā)器B輸出高電平,，同時(shí)啟動(dòng)減法計(jì)算器subtraction進(jìn)行減法計(jì)數(shù)。為了躲開輸入信號過零點(diǎn)附近約4 ms的噪聲干擾,，減法計(jì)算器的預(yù)置數(shù)為4,，計(jì)數(shù)頻率為1 000 Hz，當(dāng)減法計(jì)算器減為零時(shí),，輸出CO信號,，觸發(fā)器B復(fù)位，輸出低電平,。再利用該輸出信號作為時(shí)鐘信號對三相交流同步信號采樣,，達(dá)到濾除信號中所有的毛刺抖動(dòng)部分的目的。

    去抖動(dòng)前后的波形如圖4所示,，/net217為輸入的其中一路方波信號,，/net206為經(jīng)過去抖動(dòng)電路的輸出。由圖4可以看出,，上升沿下降沿的抖動(dòng)序列經(jīng)過全數(shù)字去抖動(dòng)電路后輸出無抖動(dòng)序列的干凈波形,。

2.2 移相電路
    移相電路是數(shù)字三相移相觸發(fā)電路的主要部分，其原理如圖5所示,，上升沿和下降沿檢測電路檢測出輸入的同步方波的上升沿和下降沿,，產(chǎn)生的兩個(gè)尖脈沖分別對應(yīng)同步方波信號正負(fù)半周的觸發(fā)信號。采用該觸發(fā)信號啟動(dòng)減法計(jì)數(shù)器開始減法計(jì)數(shù),，輸入的直流電平Vcon通過A/D變換形成的數(shù)字量作為減法計(jì)算器的初值,。當(dāng)計(jì)算器減為零時(shí),，則產(chǎn)生移相后的尖脈沖觸發(fā)信號，實(shí)現(xiàn)控制相位的目的,。

2.3.2 頻率漂移電路的基本原理
    移相觸發(fā)電路的一個(gè)重要性能參數(shù)是能對輸入的47 Hz～63 Hz三相同步信號進(jìn)行識別,，能夠?qū)斎肫频念l率進(jìn)行實(shí)時(shí)跟蹤，以減小觸發(fā)誤差[3],。在這個(gè)設(shè)計(jì)指標(biāo)下,，本文在芯片XH001的基礎(chǔ)上加入頻率漂移析出模塊，其原理圖如圖6所示,。輸入的同步信號經(jīng)過過零比較器輸出矩形波,，由CLOCK信號進(jìn)行脈寬計(jì)數(shù)。計(jì)數(shù)器置一初值,，當(dāng)矩形波由高變低時(shí),，計(jì)數(shù)器計(jì)數(shù)完畢，此時(shí)寄存器存儲的數(shù)值即為頻漂的數(shù)字量,。由該數(shù)字量控制分頻比,，形成CLKCTR信號。CLKCTR與CLOCK經(jīng)過邏輯電路,，形成CLK,，在原CLOCK的基礎(chǔ)上按照一定的比例扣除或者增加幾個(gè)脈沖，使移相電路在計(jì)數(shù)時(shí)能夠減緩和提高計(jì)數(shù)的速度,。

    對頻率漂移電路進(jìn)行仿真,，仿真時(shí)Vcon電壓均采用0 V, 即移相0°，圖7是無頻率漂移電路的仿真模型,，可以看到移相輸出出現(xiàn)了漂移,，不在是0°；圖8是有頻率漂移電路的仿真模型,，可以看到移相輸出的相位是正常的,。

3 測試結(jié)果
3.1 噪聲抑制測試
    改進(jìn)的芯片經(jīng)過流片可以看出抖動(dòng)問題得到很好的解決。圖9是無去抖動(dòng)電路的波形,，圖10是有去抖動(dòng)電路的波形,。從兩幅圖的對比可以看出：輸出的脈沖群在負(fù)半周多余的脈沖已經(jīng)去掉，去抖動(dòng)電路的效果顯而易見,。

3.2 頻率漂移抑制測試
    對取樣補(bǔ)償頻漂進(jìn)行測試(測試時(shí)Vcon電壓均采用2.5 V,，即移相90°），沒有加取樣補(bǔ)償頻漂電路的波形如圖11和圖12所示,，加取樣補(bǔ)償頻漂電路后測試時(shí)記錄下的波形如圖13和圖14所示,。圖11中未移相到90°就觸發(fā)輸出脈沖群，圖12中移相超過90°才觸發(fā)輸出脈沖群,，而圖13和圖14中剛好移相到90°觸發(fā)輸出脈沖群,，其改進(jìn)觸發(fā)誤差效果明顯。因此證明了取樣補(bǔ)償電路對削減觸發(fā)誤差的功用,。沒有加取樣補(bǔ)償頻漂電路,，隨著輸入頻率的改變，輸出脈沖群的前沿與正弦波的過零點(diǎn)的距離保持恒定,，說明只要控制的直流電平不變,，則移相的絕對時(shí)間不變，這是應(yīng)該避免的問題,。而在測試時(shí)消除了該問題,，移動(dòng)的絕對時(shí)間隨著輸入的頻率的改變而改變，而移相度數(shù)保持恒定,。

    本文電路完全由數(shù)字電路組成,，易于集成，對集成電路的工藝要求不高,，產(chǎn)品的成品率高,，而且電路簡單，成本（芯片面積,、調(diào)試成本）并沒有增加很多,，性能優(yōu)越，具有重要的工程應(yīng)用價(jià)值,。
參考文獻(xiàn)
[1] 馮暉,，吳杰，韓志剛．一種數(shù)字控制的三相移相觸發(fā)電路[J]．國外電子元器件,，2008,，(12)：21-23．
[2] 湯煒，林爭輝,，韓志剛．解決數(shù)字移相IC輸入噪聲問題的電路設(shè)計(jì)[J]．電力電子技術(shù),，2003，37（2）：29-31．
[3] 湯煒,，林爭輝．一種具有觸發(fā)誤差削減功能的數(shù)字移相集成電路[J]．微電子學(xué),，2003，33（4）：344-347．
[4] 艾倫P.E,，霍恩伯格D.R．CMOS模擬電路設(shè)計(jì)[M].王正華,，葉小琳，譯．北京：科學(xué)出版社,，1995．
[5] Cadence User Manual．Cadence,，1997．