引言
      隨著以太網(wǎng)技術的飛速發(fā)展,，工業(yè)以太網(wǎng)漸漸成為自動化控制系統(tǒng)里主流的高速率的通信方式，工業(yè)以太網(wǎng)技術已經(jīng)成為一個獨立發(fā)展的分支,。EPA是我國第一個擁有自主知識產(chǎn)權,、并被國際標準化組織接收和采用的工業(yè)自動化標準。該標準是一種基于以太網(wǎng),、無線局域網(wǎng)、藍牙等信息網(wǎng)絡通信技術的,，適用于工業(yè)自動化控制系統(tǒng)裝置與儀器儀表間,、工業(yè)自動化儀器儀表相互間數(shù)據(jù)通信的工業(yè)控制網(wǎng)絡通信標準,。
    大量的EPA現(xiàn)場設備都是通過加裝EPA通信卡來進行通信,，該通信卡的處理器多數(shù)采用ARM核。近年來,，隨著半導體技術的飛速發(fā)展，傳統(tǒng)的芯片設計方法正在進行一場革命,，其標志就是系統(tǒng)芯片(SoC)被業(yè)界廣泛接受，并成為研究和開發(fā)的熱點,。隨著SoC技術應運而生的是SOPC 技術,。它結合了SoC和FPGA的優(yōu)點,，可裁減,、可擴充、可升級,，并具備軟硬件在系統(tǒng)中可編程的功能,。SOPC能夠提供更好的性能以及更低的功耗，有效節(jié)省電路板空間并降低產(chǎn)品的總成本,，電子工業(yè)正逐漸向SOPC設計轉移,，使SOPC成為現(xiàn)代電子系統(tǒng)的最佳選擇之一,。在充分研究EPA網(wǎng)絡通信和SOPC技術的基礎上，開發(fā)了一種基于SOPC技術的EPA控制器,。

圖1基于FPGA的EPA控制器的硬件結構框圖

SOPC技術

SOPC技術是美國Altera公司于2000年最早提出的,，并同時推出了相應的開發(fā)軟件Quartus II,。SOPC是基于FPGA解決方案的SoC,，與ASIC的SoC解決方案相比,，SOPC系統(tǒng)及其開發(fā)技術具有更多的特色，并具備以下的基本特征:至少包含一個以上的嵌入式處理器IP核,；具有小容量片內(nèi)高速RAM資源；豐富的IP核資源可供靈活選擇,；有足夠的片上可編程邏輯資源,；處理器調(diào)試接口和FPGA編程接口共用或并存；可包含部分可編程模擬電路,；單芯片,、低功耗。

SOPC是一種新的系統(tǒng)設計技術,，也是一種新的軟硬件綜合設計技術,。通過它，可以很快地將硬件系統(tǒng)(包括微處理器,，存儲器,，外設以及用戶邏輯電路等)和軟件設計都放在一個可編程的FPGA芯片中，以達到系統(tǒng)的IC設計,。這種設計方式,，具有開發(fā)周期短以及系統(tǒng)可修改等優(yōu)點。設計完成的SOPC可以通過HARDCOPY轉為ASIC芯片,，從而可以實現(xiàn)快速量產(chǎn)。

EPA現(xiàn)場控制器設計

針對控制系統(tǒng)中連接管理網(wǎng),、控制網(wǎng)和現(xiàn)場設備單元的要求,，采用SOPC技術、現(xiàn)場總線技術和自動控制技術,，設計一種適用于EPA工業(yè)以太網(wǎng)的控制器,，并在其可編輯軟核的CPU處理器上實現(xiàn)了實時操作系統(tǒng)及EPA通信協(xié)議棧。該EPA現(xiàn)場控制器可實現(xiàn)實時控制信息的輸入輸出,，并對以太網(wǎng)上的其他的EPA設備進行監(jiān)控,、顯示和故障報警,。本文將針對該EPA控制器的基于SOPC技術的CPU核心處理模塊和通信處理模塊分別進行說明,。

EPA現(xiàn)場控制器的硬件設計總體方案

圖1是EPA現(xiàn)場控制器的硬件系統(tǒng)結構框圖,。整個設計中,，硬件上實現(xiàn)EP1C12Q240C8芯片、LAN91C111芯片的外圍接口電路的設計,；實現(xiàn)了串口通信和網(wǎng)絡通信的設計,；實現(xiàn)了復位電路、JTAG,、時鐘電路,、電源電路的設計；實現(xiàn)了鍵盤電路,、LCD顯示電路,、蜂鳴器報警電路的設計,；實現(xiàn)了HY57V641620芯片、AM29LV160芯片外圍電路的設計,，拓展了豐富的存儲器資源，可移植linux,、windows CE操作系統(tǒng)等,；拓展了總線接口，可以根據(jù)工業(yè)現(xiàn)場的實際需要接入相應的板卡(如DI/DO模塊,、AI/AO模塊,，實現(xiàn)與現(xiàn)場數(shù)據(jù)之間的數(shù)模、模數(shù)轉換,、拓展MMC存儲卡,，拓展其存儲容量等)。

在設計時,，考慮到由于該控制器的結構,、功能較為復雜，涉及到的器件種類較多,。所以在設計時,，將硬件板卡分為兩部分來做,。第一部分：CPU核心處理模塊,，包含CPU處理器EP1C12Q240C8,、存儲器(FLASH,、SDRAM)、電源部分,、時鐘源,、JTAG、EPCS下載口和復位電路,。第二部分：通信處理模塊,，包含網(wǎng)絡通信(LAN91C111網(wǎng)卡芯片和RJ45),、串口通信(MAX3232)、LCD接口,、鍵盤接口和蜂鳴器,。

圖2 芯片系統(tǒng)結構框圖

基于SOPC技術的CPU核心處理模塊

整個方案的實現(xiàn)是以接入實時工業(yè)以太網(wǎng)絡為目的，在芯片內(nèi)部實現(xiàn)部分EPA協(xié)議,，同時控制器實現(xiàn)對工業(yè)以太網(wǎng)上的其他設備的監(jiān)控,、顯示及數(shù)據(jù)分析。設計中采用Altera公司的新一代低成本的FPGA芯片EP1C12Q240C8芯片,，該芯片包含有12060LE(邏輯單元),，可根據(jù)實際需要，配置其NIOSⅡCPU軟核,、與CPU相連的片內(nèi)外設和存儲器以及與片外存儲器和片外設備相連的接口等,。其芯片系統(tǒng)結構框圖如圖2所示。

整個CPU處理器的硬軟件設計均在Quartus II 5.1版本上實現(xiàn),。NIOSⅡ處理器核是Altera公司的第二代用戶可配置的通用32位RISC軟核微處理器,，是Altera公司特有的基于FPGA架構的可配置的軟CPU內(nèi)核，其特性和外設可根據(jù)實際需要進行增加或剪裁,。所有NIOSⅡ處理器系統(tǒng)使用統(tǒng)一的指令和編程模型,，并有三種類型以滿足不同設計的要求，分別是快速型,、經(jīng)濟型和標準型,。在本控制器中，所定制的NIOSⅡ軟核選用快速型,，該內(nèi)核處理速度為49DMIPS,，耗費的邏輯門數(shù)為1400~1800LE，同時帶有硬件乘法器和硬件除法器,。根據(jù)EPA網(wǎng)絡對控制器的要求,，添加與CPU相連的片內(nèi)外設和片外設備接口：SDRAM控制器、片內(nèi)RAM,、三態(tài)橋,、UART、定時器,、通用I/O口,、LCD顯示驅動電路和以太網(wǎng)接口。按照設計要求,，在Quartus II 5.1版本下的對CPU的配置情況如圖3所示,。FPGA芯片可根據(jù)實際需要靈活地增加功能,，同樣對不必要的功能也可進行刪減,，以滿足快速、高效和低成本的設計,。

在配置完CPU處理器的內(nèi)部結構以后,，按照設計需要對CPU的外圍進行配置,。由于該控制器是接入EPA網(wǎng)絡，需要實現(xiàn)EPA協(xié)議,，而FPGA芯片EP1C12Q240C8的內(nèi)部只有288K的RAM,，所以在片外擴展了16M bits的FLASH-AM29LV160D和64M bits的SDRAM-HY57V641620的。從外部引入12V的直流電源,，經(jīng)過電平轉換以后得到3.3V和1.5V的電源,，為CPU、存儲器及其他受電設備供電,。CPU上的時鐘源使用的是50MHz的鐘振,。JTAG和EPCS下載口用于硬軟件的下載。將在Quartus Ⅱ上編輯的硬件程序和軟件程序通過JTAG和EPCS下載口,，下載到FLASH和RAM(片內(nèi)或者片外)中,，可進行在線調(diào)試。該復位電路是由10KW電阻,、10mF電容和按鍵組成,，可實現(xiàn)按鍵低電平復位和上電低電平復位。

圖3 EP1C12Q240C8芯片配置情況

通信處理模塊

整個設計以FPGA芯片EP1C12Q240C8為數(shù)據(jù)處理中心,，通過網(wǎng)絡通信,，完成對工業(yè)以太網(wǎng)上的其他設備的數(shù)據(jù)通信，同時通過MAX3232實現(xiàn)和上位機的串口通信,。在該模塊中,，加入了LCD接口、行列式鍵盤接口和蜂鳴器接口,，對工業(yè)以太網(wǎng)上的其他EPA設備進行監(jiān)控和顯示,，有較好的人機交互的功能。

在該設計中,，網(wǎng)絡通信分為有線和無線兩種通信方式,。其中，有線網(wǎng)絡通信使用的是10M/100M的LAN91C111的自適應網(wǎng)卡芯片,，并通過RJ45網(wǎng)口接入EPA網(wǎng)絡,。LAN91C111是SMSC公司為嵌入式應用系統(tǒng)推出的第三代快速以太網(wǎng)控制器。LAN91C111的芯片上集成了遵循SMSC/CD協(xié)議的MAC(媒體層)和PHY(物理層),，符合IEEE802.3/802.U-100Base-Tx/10Base-T規(guī)范,。在本控制器上預留了藍牙模塊和ZigBee模塊的無線通信接口，作為輔助處理模塊,?？筛鶕?jù)工業(yè)現(xiàn)場的實際情況，接入無線通信模塊,，實現(xiàn)與EPA網(wǎng)絡的無線通信,，通過該模塊能夠監(jiān)測無線現(xiàn)場設備的運行情況及相關參數(shù),。

在整個EPA通信協(xié)議棧網(wǎng)絡層和傳輸層接收報文處理流程中。NIOSⅡ處理器復位后初始化UC/OS Ⅱ操作系統(tǒng),、網(wǎng)絡接口,、堆棧以及定時器等外圍設備接口。從外部存儲器FLASH中獲取IP地址和MAC地址等網(wǎng)絡信息,。當收到的報文IP地址和MAC地址都是本機地址時,，把報文以LWIP所要求的特殊結構體形式存儲在接收緩沖區(qū)中，然后發(fā)送到EPA協(xié)議棧中進行處理,，當檢查到UDP端口號是0x88BC時,，將報文交由EPA應用層處理模塊進行處理。
其部分報文處理程序如下：

/*報文發(fā)送*/
void SendTask(void *pdata){
struct netconn *conn;
struct ip_addr remote_addr,local_addr;
struct netbuf * buf;
struct udp_pcb * udpbuf;
struct pbuf * buf;
char text[] = "A static test";
/*設置遠程主機的IP地址*/
remote_addr.addr = htonl(0x8080023D);
/*設置本地主機的IP地址*/
local_addr.addr = htonl(0x80800233);
for(;;){
/*建立一個新連接*/
conn = netconn_new(NETCONN_UDP);
/*綁定本地IP地址和端口號*/
netconn_bind(conn,&local_addr,0x88BC);
/*連接遠程主機*/
netconn_connect(conn,&remote_addr,0x88BC);
buf = netbuf_new();
/*建立任意的數(shù)據(jù)*/
netbuf_ref(buf,text,sizeof(text));
netconn_send(conn,buf);
netconn_delete(conn);
netbuf_delete(buf);
OSTimeDlyHMSM(0,0,1,0);
buf = pbuf_alloc(PBUF_RAW, 60,
PBUF_RAM);
memcpy(buf->payload,text,
sizeof(text));
udpbuf = udp_new();
udpbuf->local_port = 0x88bc;
udpbuf->remote_port = 0x88bc;
udpbuf->local_ip = local_addr;
udpbuf->remote_ip = remote_addr;
udp_bind(udpbuf, &udpbuf->local_ip,
udpbuf->local_port);
udp_sendto(udpbuf,buf,&remote_addr,udpbuf->remote_port);
udp_remove(udpbuf); //釋放
udp_pcb內(nèi)存
pbuf_free(buf);
OSTimeDlyHMSM(0,0,1,0);
/* Main initializes lwIP, creates a single task and starts task scheduler. */
void ReceiveTask(void * pdata){//該任務
和IP協(xié)議棧相關,，該任務由
_sys_thread_new函數(shù)來創(chuàng)建
struct netbuf * buf1,*buf2,*buf1_temp;
struct netconn * conn1,*conn2;
void * payload;
u16_t len;
struct ip_addr remote_addr,local_addr;
char text[] = "I get a EPA packet,please
give me another,I need you, baby.";
remote_addr.addr = htonl
(0x8080023D);
local_addr.addr = htonl(0x80800233);
conn1 = netconn_new(NETCONN_
UDP);
conn2 = netconn_new(NETCONN_
UDP);
netconn_bind(conn2, &local_addr, 0x88bc);
netconn_connect(conn2,&remote_addr,
0x88BC);
netconn_bind(conn1, &local_addr, 0x88bc);
while((buf1_temp = netconn_recv
(conn1))!=NULL){
//關于netbuf的結構可以參看api.h文件,，在該結構體中，成員p是指向pbuf的一個指針
buf1 = netbuf_new();
buf1 = buf1_temp;
payload = buf1->p->payload;
len = buf1->p->len;
netbuf_delete(buf1);
buf2 = netbuf_new();
netbuf_ref(buf2,text,sizeof(text));
netconn_send(conn2,buf2);
netbuf_delete(buf2);

圖4 EPA協(xié)議棧接收報文處理流程圖

結語

在完成整個設計,，控制器接入EPA網(wǎng)絡中能夠正常運行,。由于控制器中的處理器使用的是FPGA芯片，有較強的靈活性,，能夠進行編程,、除錯、再編程和重復操作,，因而可以充分地進行設計開發(fā)和驗證,。當電路有少量改動時候，更凸現(xiàn)出其優(yōu)勢,，其現(xiàn)場編程能力可以延長產(chǎn)品在市場上的壽命,，可以用來系統(tǒng)升級，從而大大提高了控制器的性能,。