設(shè)計(jì)了一種寬帶軌對軌運(yùn)算放大器，此運(yùn)算放大器在3.3 V單電源下供電,，采用電流鏡和尾電流開關(guān)控制來實(shí)現(xiàn)輸入級總跨導(dǎo)的恒定,。為了能夠處理寬的電平范圍和得到足夠的放大倍數(shù)，采用用折疊式共源共柵結(jié)構(gòu)作為前級放大。輸出級采用AB類控制的軌對軌輸出,。頻率補(bǔ)償采用了級聯(lián)密勒補(bǔ)償?shù)姆椒?。基于TSMC2.5μm CMOS工藝,，電路采用HSpice仿真,，該運(yùn)放可達(dá)到軌對軌的輸入/輸出電壓范圍。

　　引言

　　近年來,，基于CMOS技術(shù)的低壓,、低功耗便攜式產(chǎn)品在人們?nèi)粘Ｉ钪械膽?yīng)用越來越廣泛。在低電源電壓條件下,，需要增大運(yùn)放輸入/輸出信號的動(dòng)態(tài)范圍,，實(shí)現(xiàn)軌對軌輸出，即供電電源電壓和地(或另一電源電壓)之間的輸入共模范圍和輸出擺幅,。對于軌對軌運(yùn)放,，輸入級中跨導(dǎo)會(huì)發(fā)生變化，這將會(huì)引起信號的失真,、環(huán)路增益的變化等,。所以，必須使輸入級跨導(dǎo)在整個(gè)共模輸入范圍內(nèi)保持恒定,。

　　本設(shè)計(jì)是采用電流鏡改變互補(bǔ)差分對尾電流來獲取恒定跨導(dǎo)以實(shí)現(xiàn)軌對軌,。為了獲得較大的帶寬和增益，輸入級中采用了電流源控制,，中間級的電流求和電路采用折疊式共源共柵電路,，輸出級采用AB類控制電路，并且通過適當(dāng)選擇最佳的管長比,，減少了補(bǔ)償?shù)膹?fù)雜度,。

　　1 輸入級原理與設(shè)計(jì)

　　軌對軌運(yùn)算放大器在整個(gè)共模范圍內(nèi)，輸入級的跨導(dǎo)基本保持恒定,，這對低電壓應(yīng)用是至關(guān)重要的,，其在低電源電壓和單電源電壓下可以有寬的輸入共模電壓范圍和輸出擺幅。軌對軌輸入/輸出功能擴(kuò)大了動(dòng)態(tài)范圍,，最大限度地提高了放大器的整體性能,。

　　1.1 基本原理

　　一般情況下，運(yùn)放的輸入級都采用差分放大器,，通過NMOS或PMOS的差分對可實(shí)現(xiàn)基本的差分輸入,。然而這種單一的差分，并不能滿足軌對軌輸入的需求,。

　　本文設(shè)計(jì)的輸入電路如圖1所示,，輸入電路由一個(gè)PMOS輸入對和一個(gè)NMOS輸入對并連構(gòu)成,。工作原理如下：

　　(1)若Vss≤Vcm≤VgsP+Vdsat，僅PMOS輸入對導(dǎo)通,。其中,，Vcm為共模輸入電壓，Vss為負(fù)電源,，VgsP為PMOS管的柵源電壓,，Vdsat為電流源兩端的電壓。

　　(2)若Vdd≤Vcm≤VgsN+VDSAT,，僅NMOS輸入對導(dǎo)通,。其中，Vdd為正電源,，VgsN為NMOS管的柵源電壓,。

　　(3)若Vcm處于以上兩種情況之外，PMOS,，NMOS輸入對均導(dǎo)通,。

　　由此可見，NMOS與PMOS差分對并連時(shí),，Vss≤Vcm≤Vdd,。

　　對于該輸入級電路的跨導(dǎo)具體分析如下：

　　式中：μP，μN分別為PMOS,，NMOS載流子遷移率,，Cox為單位面積的柵氧化層電容。所以,，當(dāng)Vcm處于輸入差分對管不同的工作狀態(tài)時(shí),，跨導(dǎo)不恒定，即兩個(gè)MOS差分對管同時(shí)導(dǎo)通是二者分別單獨(dú)工作時(shí)的2倍,。1.2 輸入級的設(shè)計(jì)

　　非恒定跨導(dǎo)是軌對軌運(yùn)放中存在的主要問題之一,，實(shí)現(xiàn)恒跨導(dǎo)的方法有多種。其中電平移位法需要及時(shí)調(diào)整,，具有電路不穩(wěn)定的缺點(diǎn),。齊納二極管恒壓法可以節(jié)約芯片面積，降低功耗,，但對跨導(dǎo)控制不是很理想,。最大電流選擇法的電路設(shè)計(jì)比較復(fù)雜。本文采用電流鏡改變互補(bǔ)差分對管的尾電流來實(shí)現(xiàn)恒跨導(dǎo),。

　　通過電流鏡改變互補(bǔ)差分對管的尾電流來使跨導(dǎo)恒定?；谑?2),，式(3),，可采用3倍電流鏡和電流開關(guān)使2個(gè)差分對管單獨(dú)工作時(shí)的電流為原來單獨(dú)導(dǎo)通時(shí)的4倍，這樣整個(gè)輸入級的跨導(dǎo)就可以保持恒定,。通過給開關(guān)管加固定偏壓來控制輸入差分對管尾電流的變化,，進(jìn)行偏壓選取，使尾電流的變化和輸入電壓同步變化,。

　　運(yùn)算放大器整個(gè)電路組成如圖2所示,，在輸入級中，PMOS差分對M1,，M2和NMOS差分對M3,，M4組成互補(bǔ)差分對，2個(gè)開關(guān)管M5,，M8分別控制3倍電流鏡M6,，M7和M9，M10產(chǎn)生4倍尾電流,，控制電路的輸入差分對管尾電流,。MOS管M51，M52,，M53以及電壓源VB1,，VB2，電流源IB1組成偏置電路,，給M5提供所需電壓,。當(dāng)Vcm接近于Vss時(shí)，M1,，M2,，M3導(dǎo)通，M5截止,，則尾電流經(jīng)開關(guān)管M8和3倍電流鏡M9,，M10給PMOS差分對提供4倍尾電流;當(dāng)Vcm接近于Vdd時(shí)，M3,，M4,，M5導(dǎo)通，M8截止,，則尾電流經(jīng)開關(guān)管M5和3倍電流鏡M6,，M7給PMOS差分對提供4倍尾電流;當(dāng)Vcm處于中間狀態(tài)時(shí)，開關(guān)管M5,，M8均截止,，此時(shí)僅MOS管MA，MB作為電流源提供尾電流,。從而,，可以得到恒定的跨導(dǎo),。

　　2 輸出級

　　2.1 AB類輸出級

　　運(yùn)算放大器的輸出級可在允許失真范圍內(nèi)將功率傳輸給負(fù)載，對高性能運(yùn)放來講,，要求輸出級可以向負(fù)載傳輸正,、負(fù)雙向電流，提供盡可能大的輸出電壓擺幅,，同時(shí)要求擁有高的效率,、小的失真及良好的頻率特性。因此,，為了最大效率地利用電源,，輸出級必須具有大的輸出擺幅和盡可能小的靜態(tài)電流。為此可采用AB類的輸出級,。

　　AB類輸出級結(jié)合了A類和B類優(yōu)點(diǎn),，在靜態(tài)功耗及輸出電流方面做出了折衷，大大減小了交越失真,，同時(shí)實(shí)現(xiàn)了較大的輸出電流,。為了減少芯片面積，可將AB類驅(qū)動(dòng)電路放入折疊共源共柵求和電路中去,，由于浮動(dòng)AB類控制器可以產(chǎn)生有別于供電電壓的靜態(tài)電流,，在輸出級中采用疊接二極管電路，可以對AB類控制器產(chǎn)生柵壓偏置,。如圖2所示,。浮動(dòng)電流源M21，M22對于折疊共源共柵電流求和電路和AB類控制器產(chǎn)生偏置,，其與圖3所示的AB類驅(qū)動(dòng)電路中M19,，M20有著相同的結(jié)構(gòu)，這樣,，輸出管M27,，M28的靜態(tài)電流不會(huì)受到輸入共模電壓的影響。

　　由于MOS晶體管的柵源電壓的限制,，為了獲得軌對軌的輸出范圍,，在輸出級使用共源級的晶體管是必須的。圖3所示的為該運(yùn)算放大器的AB類輸出級,，M21,，M22，IB5和M28,，M24,，IB8分別提供晶體管M20，M19的柵極偏置電壓,。M25,，M26的靜態(tài)電流分別由M21,，M22，M20,，IB7，IB6,，IB5和M23,，M24，M19,，IB7,，IB6，IB8確定;輸出級工作時(shí)M25,，M26的柵極電壓差是穩(wěn)定的,，并以此來保證該輸出級為AB類輸出級。該輸出級的缺點(diǎn)是輸出管M25,，M26的靜態(tài)電流會(huì)受到輸入共模電壓的影響,。圖2中采用MOS管M31～M35，M26,，M27組成的偏置電路來提供電路所需電流,。

　　 2.2 頻率補(bǔ)償

　　兩級CMOS運(yùn)算放大器的密勒補(bǔ)償有直接密勒補(bǔ)償和共源共柵密勒補(bǔ)償方法。用共源共柵密勒補(bǔ)償技術(shù)設(shè)計(jì)出的CMOS運(yùn)放與直接密勒補(bǔ)償相比,，具有更大的單位增益帶寬,、更大的擺率和更小的信號建立時(shí)間等優(yōu)點(diǎn)，還可以在達(dá)到相同補(bǔ)償效果的情況下極大地減小版圖尺寸,。

　　對于該運(yùn)放的頻率補(bǔ)償,，采用了共源共柵密勒補(bǔ)償方式。如圖2所示,，總體設(shè)計(jì)的補(bǔ)償回路中包含了共源共柵級M14,，M16。

　　本文采用0.5 pF的密勒補(bǔ)償電容,，通過仿真可得到相位裕度為70°,，單位增益帶寬為121 MHz，補(bǔ)償效果較好,。

　　3 仿真結(jié)果

　　3.1 輸入級跨導(dǎo)

　　為了驗(yàn)證該電路的性能指標(biāo),，用HSpice進(jìn)行了模擬仿真。共模輸入電壓直流掃描輸入級跨導(dǎo)的變化曲線如圖4所示為輸入級跨導(dǎo)隨輸入共模電壓變化的曲線,，由圖中可以看出,，輸入共模電壓從0～3.3 V變化，跨導(dǎo)的變化維持在±5%內(nèi),，基本上保持恒定,，達(dá)到了設(shè)計(jì)的要求,。

　　3.2 放大器的性能指標(biāo)

　　采用HSpice對圖2所示CMOS運(yùn)算放大器進(jìn)行仿真分析的條件為：電源電壓為3.3 V，輸入共模電壓為1.65 V,，負(fù)載電阻為10 kΩ,。在對該放大器各個(gè)性能指標(biāo)進(jìn)行仿真的同時(shí)，與輸出級為A類時(shí)進(jìn)行了比較,。本文所設(shè)計(jì)電路的仿真結(jié)果如圖5,，圖6所示。表1所示為兩類輸出級的仿真性能參數(shù),。

　　4 結(jié)語

　　仿真結(jié)果表明,，在3.3 V的供電電壓下，該運(yùn)放輸入級跨導(dǎo)在整個(gè)共模輸入范圍內(nèi)僅變化±5%,，其輸入共模范圍和輸出信號擺幅接近于地和電源電壓,，有較好的單位增益帶寬和相位裕度，輸入輸出線性動(dòng)態(tài)范圍寬,，靜態(tài)功耗小于0.45 mW,，在低壓低功耗應(yīng)用方面，如便攜式電子設(shè)備方面較為適用,。