亮點(diǎn):
· 通過(guò)一種混合原型同時(shí)獲得兩個(gè)領(lǐng)域的最佳技術(shù),即無(wú)縫地將虛擬原型與基于FPGA的原型連接在一起
· 可更早地開始多核系統(tǒng)級(jí)芯片(SoC)的原型驗(yàn)證,,并實(shí)現(xiàn)系統(tǒng)級(jí)模型的高性能執(zhí)行,,它同時(shí)通過(guò)硬件接口與外界實(shí)時(shí)鏈接
· 在虛擬與基于FPGA原型環(huán)境之間將SoC的不同設(shè)計(jì)單元進(jìn)行分割,以使整個(gè)原型的性能最大化
· 通過(guò)對(duì)新的設(shè)計(jì)單元使用虛擬原型技術(shù),,以及對(duì)已有的邏輯使用基于FPGA的原型技術(shù),,加速系統(tǒng)的快速形成
· 在基于Virtualizer的環(huán)境中,改善除錯(cuò)可見度和對(duì)開發(fā)軟件的控制
可方便地將高性能ARM® Cortex™處理器模塊,、ARM AMBA®互聯(lián)事務(wù)處理器和Synopsys® DesignWare® IP,,與您設(shè)計(jì)的其它部分一起集成到一個(gè)混合原型之中
全球領(lǐng)先的電子器件和系統(tǒng)設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商新思科技公司(Synopsys, Inc.,, 納斯達(dá)克股票市場(chǎng)代碼:SNPS)日前宣布了一種集成化混合原型驗(yàn)證解決方案,,它將Synopsys的Virtualizer虛擬原型驗(yàn)證和Synopsys基于FPGA的HAPS原型驗(yàn)證結(jié)合在一起,以加速系統(tǒng)級(jí)芯片(SoC)硬件和軟件的開發(fā),。通過(guò)對(duì)新設(shè)計(jì)的功能使用Virtualizer虛擬原型技術(shù)和對(duì)重用邏輯使用基于FPGA的HAPS原型技術(shù),,設(shè)計(jì)師能夠?qū)⒃O(shè)計(jì)周期中軟件開發(fā)的起始時(shí)間提前多達(dá)12個(gè)月。此外,,Synopsys的混合原型設(shè)計(jì)解決方案可確保設(shè)計(jì)師加速對(duì)硬件/軟件的集成及系統(tǒng)驗(yàn)證,,顯著縮短了整體的產(chǎn)品設(shè)計(jì)周期。憑借ARM Cortex處理器的高性能模型,、基于ARM AMBA協(xié)議的事務(wù)處理器以及DesignWare IP,,開發(fā)者可為了最貼近他們的設(shè)計(jì)需求,而方便地將其基于ARM處理器的設(shè)計(jì)進(jìn)行分割分別進(jìn)入到虛擬的和基于FPGA的原型中,。
目前,設(shè)計(jì)師在構(gòu)建SoC原型時(shí)使用兩種相對(duì)獨(dú)立的方法:基于事務(wù)級(jí)模型(TLM)的虛擬原型驗(yàn)證和基于FPGA的原型驗(yàn)證,。虛擬原型驗(yàn)證通過(guò)執(zhí)行快速TLM而完美地適用于在沒(méi)有RTL時(shí)加快的軟件開發(fā),,并提供了更高效的糾錯(cuò)和腳本分析?;贔PGA的原型設(shè)計(jì)可提供周期精準(zhǔn)和高性能的執(zhí)行,,以及直接真實(shí)接口連接,。Synopsys的混合原型設(shè)計(jì)解決方案將Virtualizer虛擬原型和HAPS基于FPGA原型兩者的優(yōu)勢(shì)精心調(diào)和在一起,以使軟件開發(fā)和系統(tǒng)集成能在項(xiàng)目周期中更快完成,。
“不斷增加的復(fù)雜性與軟件內(nèi)容與多核SoC關(guān)聯(lián)在了一起,,意味著系統(tǒng)工程師和軟件開發(fā)者不能夠等待硬件就位才開始他們的工作,因此他們?cè)絹?lái)越多地使用其芯片和系統(tǒng)的原型,,”研究公司VDCResearch的嵌入式軟件及硬件副總裁 Chris Rommel說(shuō)道,。“Synopsys的‘混合’方法解決了單一SoC原型驗(yàn)證方法的許多限制,它使開發(fā)者可以隨意地將RTL之前的事務(wù)級(jí)模型與已經(jīng)存在或正在開發(fā)的RTL混合在一起,,為設(shè)計(jì)團(tuán)隊(duì)的硬件及軟件開發(fā)帶來(lái)大幅度的提前,。”
Synopsys的混合原型驗(yàn)證解決方案增強(qiáng)了軟件棧驗(yàn)證,這是因?yàn)橥ㄟ^(guò)使用Virtualizer虛擬原型可帶來(lái)非常高的處理器執(zhí)行速度,。它通過(guò)模擬PHY或測(cè)試設(shè)備直接連接到真實(shí)世界,,該I/O模型接口疊加在基于FPGA的HAPS上。此外,,設(shè)計(jì)師把已有的RTL 或IP用在基于FPGA的原型和把新功能用在SystemC事務(wù)級(jí)模型中,,這樣的方法在項(xiàng)目開發(fā)中可以更快地執(zhí)行和更早地實(shí)現(xiàn)。
Synopsys的高性能HAPS通用多資源總線(UMRBus)物理連接,,可高效地在虛擬和基于FPGA原型驗(yàn)證兩種環(huán)境之間傳輸數(shù)據(jù),。預(yù)先驗(yàn)證的、基于HAPS的事務(wù)處理器可支持ARM AMBA 2.0 AHB™/APB™,、AXI3™,、AXI-4™和AXI4-Lite™互聯(lián),它為設(shè)計(jì)師在虛擬或基于FPGA的原型驗(yàn)證環(huán)境之間分割SoC設(shè)計(jì)提供了很大的靈活性,,分割可在AMBA 互聯(lián)的通常的模塊級(jí)邊界進(jìn)行,。與傳統(tǒng)基于FPGA的原型設(shè)計(jì)相比,使用混合原型中的基于Virtualizer環(huán)境的軟件糾錯(cuò)能力,,用戶對(duì)正在開發(fā)的軟件的寄存器和存儲(chǔ)器文件擁有更大的可見度和控制能力,。
“混合原型方案給設(shè)計(jì)團(tuán)隊(duì)提供了硬件和軟件兩種原型設(shè)計(jì)方法必須提供的最佳優(yōu)勢(shì),”Synopsys公司IP和系統(tǒng)市場(chǎng)營(yíng)銷副總裁John Koeter說(shuō)道,。“將Virtualizer虛擬原型技術(shù)的優(yōu)勢(shì)與HAPS基于FPGA的原型技術(shù)的優(yōu)勢(shì)通過(guò)UMRBus物理聯(lián)接整合在一起,,Synopsys可使設(shè)計(jì)師更快地、在設(shè)計(jì)周期中更早地開發(fā)出完全可運(yùn)行的SoC原型,,并加速了軟件開發(fā)和對(duì)整個(gè)系統(tǒng)的驗(yàn)證,。”
供貨
這種混合原型驗(yàn)證解決方案現(xiàn)已可向早期采用者供貨。
在DAC 2012將演示混合原型方案
Synopsys已在DAC 2012的#1130展位上演示集成化混合原型驗(yàn)證解決方案,。DAC于2012年6月3日-7日在美國(guó)加利福尼亞州舊金山市舉行,。關(guān)于Synopsys參加DAC 2012的更多信息,請(qǐng)登錄www.synopsys.com/dac,。
關(guān)于Synopsys
新思科技公司(Synopsys, Inc., Nasdaq:SNPS)是全球電子設(shè)計(jì)自動(dòng)化(EDA)行業(yè)的領(lǐng)導(dǎo)者,,為全球電子市場(chǎng)提供用于半導(dǎo)體設(shè)計(jì),、驗(yàn)證和制造的軟件、知識(shí)產(chǎn)權(quán)(IP)和服務(wù),。Synopsys完整的,、集成化的產(chǎn)品組合將其實(shí)施、驗(yàn)證,、IP,、制造和現(xiàn)場(chǎng)可編程門陣列(FPGA)等方案集于一體,幫助設(shè)計(jì)師和制造商解決了當(dāng)前面對(duì)的各種關(guān)鍵挑戰(zhàn),,如功率消耗,、良率管理、系統(tǒng)到芯片(system-to-silicon)驗(yàn)證以及開發(fā)周期等,。這些技術(shù)領(lǐng)先的解決方案可幫助Synopsys的客戶建立競(jìng)爭(zhēng)優(yōu)勢(shì),,既可以將最好的產(chǎn)品快速地帶入市場(chǎng),同時(shí)降低成本和進(jìn)度風(fēng)險(xiǎn),。Synopsys的總部位于加利福尼亞州的山景城(Mountain View),,并且在北美、歐洲,、日本,、亞洲和印度設(shè)有大約70家辦公室。如需獲得更多信息,,請(qǐng)登陸http://www.synopsys.com,。