《電子技術應用》
您所在的位置:首頁 > 測試測量 > 設計應用 > 基于DSP的防撞雷達信號采樣系統設計
基于DSP的防撞雷達信號采樣系統設計
來源:電子技術應用2012年第4期
張 恒1,劉勝利1,,范江濤1,,王 良2
(1.63891部隊,河南 洛陽471003,;2.軍械工程學院 雷達工程教研室,,河北 石家莊0500
摘要: 針對線性調頻連續(xù)波汽車防撞雷達回波信號的特點,選用串行差分ADC,,設計了一種基于DSP的SPORT口的I,、Q雙通道采樣系統,并通過實驗驗證了系統的正確性,。
中圖分類號: TN957.52
文獻標識碼: A
文章編號: 0258-7998(2012)04-0034-03
Design of automotive anti-collision radar sampling system based on DSP
Zhang Heng1,,Liu Shengli1,Fan Jiangtao1,,Wang Liang2
1.The Unit 63891 of PLA, Luoyang 471003,,China; 2.Optical and Electronic Engineering Department of Ordnance Engineering College, Shijiazhuang 050003,,China
Abstract: Directed toward the linear frequency modulation continuous wave radar, an ADC which has two simultaneous differential inputs is chosen, and a system based on SPORT port of DSP is designed to sample the I and Q quadrature signals. The system validity is validated via experiments.
Key words : DSP,;CW;automotive anti-collision radar

    三角線性調頻連續(xù)波體制在汽車防撞雷達中應用廣泛[1],,其基本工作原理是:雷達發(fā)射線性調頻的連續(xù)波信號,,目標的回波在混頻器中與本振混頻,得到相位相差90°的I,、Q兩路正交視頻信號,,視頻信號經過放大后進行AD采樣,然后經過數字信號處理算法,,即可得到目標的距離和速度信息,。本文基于DSP的SPORT口,選用凌特公司的雙路串行ADC,,設計了線性調頻連續(xù)波雷達視頻信號I,、Q正交雙路的采樣電路,并通過實驗對采樣結果進行了分析,。

1 三角線性調頻連續(xù)波雷達視頻信號特征分析
    三角線性調頻連續(xù)波雷達(LFMCW)的載頻在調制周期內線性變化,,根據回波和發(fā)射信號之間的差頻的變化來測距[2],,圖1表示了三角線性調頻發(fā)射信號和回波信號的時頻圖。

    在圖1中,,實線表示三角調頻的發(fā)射信號,,長虛線表示靜止目標回波,點虛線表示動目標回波,。靜止目標的回波混頻后,,在三角調頻上升段和下降段得到的差頻信號的頻率均為Δf,動目標的回波信號差頻在三角調頻的上升段頻率最大值為?駐f-fd,,下降段最大值為?駐f+fd,。通過測量上升段和下降段的視頻信號的頻率值,就可以求出?駐f和fd,。?駐f即為與目標距離延遲有關的調頻信號的頻率變化,,fd則包含了目標的多普勒信息。根據公式(1)得到目標的距離,,根據公式(2)得到動目標的速度,。
  
其中,Tc為三角波上升段的時間,,c為光速,,B為調頻帶寬,。
    目標回波和發(fā)射信號混頻得到視頻信號頻率在上升段和下降段有正負之別,,因此,接收機采用正交雙通道結構,,對混頻后的I,、Q兩路視頻信號進行數字化采樣,根據公式就可得到目標的距離和速度數據,。
    在汽車防撞系統中,,為了保障行車的安全,通常需要觀察汽車前方1 m~200 m范圍內的目標,。設發(fā)射信號的帶寬B=300 MHz,,三角調頻的上升時間為2 ms,則根據公式(1)可知,,在防撞系統中,,常用的視頻信號頻率范圍為1 kHz~200 kHz。
2 串行DAC采樣電路設計
    LTC1407A-1是14 bit的雙路串行DAC,,±1.25 V差分電壓輸入,,3線串行數據接口,每路的采樣速率可以達到1.5 MS/s,。根據采樣定理,,采樣的頻率必須大于信號頻率的兩倍[3],,根據以上分析可知,此ADC可以滿足系統的要求,。
    差分輸入,、數模轉換電路圖如圖2所示。其中,,輸入端J2和J3為SMA接頭,,配有50 ?贅的匹配電阻,輸入電壓峰峰值最大為2.5 V,;CH0+,、CH0-和CH1+、CH1-分別為兩路信號的正交輸入,,通過電容耦合,,對低頻成分有一定的抑制作用;CONV為轉換開始信號,;SCK為轉換位時鐘輸入,;SDO為32 bit的串行數據輸出, VREF是片內2.5 V片內參考電壓,,為了更好地噪聲抑制,,通常接一個10 μF的鉭電容或瓷片電容。
    LTC1407A-1在CONV信號端口的上升沿的作用下,,同時對兩路-1.25 V~1.25 V的差分輸入電壓信號實現最高頻率為1.5 MS/s的數字化采樣,。當CONV信號端口出現上升沿時,DAC開始對兩路差分輸入進行采樣,,并鎖存在片內的寄存器中,。在每個位時鐘SCK的上升沿,將轉換好的兩路數據以32 bit串行數據的形式輸出,,每個通道16 bit數據,,數據位由高到低,CH0在前,,CH1在后,,并且每個通道16 bit數據的高2位無效。
    用Multisim軟件對CH+處進行交流分析,,得到該點處的幅頻特性曲線,,如圖3所示。由幅頻特性曲線分析得到,,高通濾波的截止頻率為157 Hz,。

    串行數據接收以DSP為核心,完成I,、Q兩個支路信號的同步接收,,DSP選用Blackfin系列定點DSP BF533,。BF533提供2個雙通道同步串行端口(SPORT0和SPORT1)來完成串行和多處理器的通信工作。每個SPORT有兩套獨立的發(fā)送和接收引腳,,能夠在接收同步信號和位時鐘的作用下,,完成串行數據的接收和發(fā)送;每個SPORT都支持3 bit~32 bit長度的串行數據,,能夠鏈接或串接SPORT和存儲器之間的多個DMA序列,;完成數據傳輸或者傳輸完整個數據緩沖區(qū)或通過DMA緩沖之后,每個發(fā)送和接收端口都能產生一個中斷,。用DSP的Timer端口產生時鐘信號,,經過CPLD分頻產生采樣DAC和SPORT端口的同步時鐘和位時鐘,將SPORT端口的數據位和DAC的數據位相連,,如圖4所示,。

 

 

      SPORT端口配置為外部同步和外部時鐘,DMA傳輸數據,,同步信號高電平有效,,每次接收的數據長度為32 bit。ADC串行數據的發(fā)送以位時鐘的上升沿為基準,,且高位在前,,所以SPORT端口配置為位時鐘的下降沿采集同步信號的狀態(tài)和數據位的狀態(tài),優(yōu)先接收高位數據,。ADC在CONV信號的作用下,,將采樣的I、Q兩路信號由模擬量轉換為數字量,,并在時鐘的作用下串行輸出,。DSP的SPORT口在同步信號和位時鐘的作用下完成32 bit串行數據的接收,,并在DSP內部將32 bit的數據轉換為兩個有效位數為14的數據,。
3 實驗驗證
    由DSP的SPORT1端口產生400 kHz的采樣同步時鐘,對DAC的兩個支路同時輸入頻率為10 kHz,、幅度為1 V的同一個正弦信號,,用DSP接收32 bit的串行數據,并且在DSP內部將32 bit的數據按照DAC發(fā)送數據的順序轉換為兩個高14 bit有效的“short int”型數據,,將采集的數據在DSP程序開發(fā)軟件Visual DSP++中繪出,,得到結果如圖5所示??梢钥闯鰞陕凡蓸拥慕Y果完全相同,,其頻率都為10 kHz,從而驗證了采樣電路的正確性,。

    由分析Multisim軟件的結果可知,,采樣電路對低頻信號有明顯的抑制作用(為低通濾波電路),。為了分析低通濾波的幅頻特性,對I/Q支路輸入正弦信號,,當輸入信號頻率為6 kHz時,,CH0+處正弦信號的峰峰值為1 V,逐漸減小輸入正弦信號的頻率并同時采樣,,采樣得到各個頻率點正弦信號最大值,,將信號的頻率點和各個頻率點采樣值相對6 kHz正弦信號采樣值的衰減在Matlab中繪出,得到圖6,。從圖中的測量結果知道,,采樣電路的濾波網絡的下限頻率為290 Hz。


    線性調頻連續(xù)波雷達的回波需要一個周期才能得到一次結果,,數據率較低,,對采樣的速度要求不是很高。本文設計的采樣電路,,能夠實現視頻信號I,、Q正交兩路信號的同步采樣,為后續(xù)的雷達信號處理算法奠定了基礎,。
參考文獻
[1] 張大彪,,于化龍.基于LabVIEW的汽車防撞報警系統的 設計[J].計算機工程與應用,2008,,44(21):54-63.
[2] 王良,,馬彥恒,何強,,等.LFMCW雷達距離-速度耦合特性分析[J].科學技術與工程,,2009,9(14):4171-4174.
[3] 胡廣書.數字信號處理(第二版)[M].北京:清華大學出版社,,2003.

此內容為AET網站原創(chuàng),,未經授權禁止轉載。