《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 電源技術(shù) > 設(shè)計應(yīng)用 > 開關(guān)電源控制器欠壓鎖定電路的研究
開關(guān)電源控制器欠壓鎖定電路的研究
來源：電子技術(shù)應(yīng)用2014年第2期
張妮娜，劉樹林
（西安科技大學(xué) 電氣與控制工程控學(xué)院,，陜西 西安710054）
摘要： 針對電源管理芯片中的重要模塊UVLO，在帶隙基準電壓源結(jié)構(gòu)的基礎(chǔ)上,，引入了對帶隙基準的高階溫度補償功能，有效減小遲滯電壓的漂移,。同時,，該UVLO電路不需要外部提供基準電壓和偏置電流，提高了模塊電路的可靠性,，而且電路具有結(jié)構(gòu)簡單,、功耗低、電壓精確,、溫度敏感性低等優(yōu)點,。在BCD工藝下，采用Cadence的Spectre軟件對電路進行仿真驗證,。仿真結(jié)果證明了所設(shè)計UVLO的可行性和正確性,。
中圖分類號： TN432
文獻標(biāo)識碼： A
文章編號： 0258-7998(2014)02-0049-04
Research on UVLO circuit of switching power supply controller
Zhang Nina，Liu Shulin
School of Electrical and Control Engineering, Xi′an University of Science & Technology, Xi′an 710054,，China
Abstract： For the under voltage lockout protection being an important module in the power management chips, this paper presents the optimization design scheme of an under voltage lockout circuit in a standard BCD process, to effectively reduce the hysteresis voltage drift. On the basis of the band-gap structure, the high-order temperature compensation function is introduced to the band-gap reference. Thus, the reliability of the UVLO circuit is improved without an external reference voltage and bias current. At the same time, the designed UVLO has the advantages of simple structure, low power consumption, high voltage accuracy and low temperature sensitivity. In a standard BCD process, the designed circuit is simulated by using Spectre of Cadence. The simulation results proved the feasibility and correctness of the designed UVLO.
Key words : band-gap structure,；temperature compensation；hysteresis range,；UVLO

    隨著電子系統(tǒng)設(shè)計向集成化方向發(fā)展,，開關(guān)變換器芯片已經(jīng)在通信、電子計算機,、消費類電子產(chǎn)品等領(lǐng)域中獲得了廣泛應(yīng)用,，其性能要求也越來越高，所以電源管理芯片的功耗,、穩(wěn)定性,、開關(guān)頻率、傳輸延遲等已經(jīng)成為設(shè)計者的重點研究對象[1],。為了確保芯片在電源電壓波動情況下依然可以正常工作,，通常需要欠壓鎖定電路對電源電壓進行監(jiān)控。開關(guān)電源芯片上電啟動時,，電源通過輸入端的等效電阻和電容對其充電,。電源芯片的電壓逐步增加，達到芯片所設(shè)計的開啟電壓時芯片開始正常工作,。開啟瞬間,，若系統(tǒng)負載電流非常大，就有可能將芯片兩端的電壓拉至芯片開啟電壓以下,，導(dǎo)致芯片一開啟就關(guān)斷,。為了避免出現(xiàn)此情況，同時實現(xiàn)對電源電壓的監(jiān)控,，通常采用欠壓鎖定電路UVLO（Under Voltage Lockout）來實現(xiàn)對電源電壓的鎖定和監(jiān)控,。當(dāng)電源電壓低于欠壓鎖定電路的預(yù)設(shè)值時，芯片被關(guān)斷,，防止系統(tǒng)崩潰,，以保證芯片安全并降低不必要的功耗。所以欠壓鎖定電路已成為各種電源管理芯片的一個重要部分,。
    傳統(tǒng)的欠壓鎖定電路必須依靠外部提供基準電源Vref和偏置電流IBIAS[2-3],，導(dǎo)致芯片面積增大。另外,，當(dāng)芯片由于電源電壓過低關(guān)斷時,，傳統(tǒng)的欠壓鎖定電路中的比較器很可能因為基準電源Vref和偏置電流IBIAS的異常而無法工作，導(dǎo)致欠壓鎖定電路輸出錯誤信號,，從而影響整個芯片的可靠性,。目前，許多參考文獻[4-5]提出了帶隙基準電壓源結(jié)構(gòu)的UVLO電路,，其結(jié)構(gòu)簡單,，性能突出，且無需外部提供基準電壓和偏置電流,，但沒有較好的溫度特性,。在帶隙基準電壓源結(jié)構(gòu)的基礎(chǔ)上，本文引入了對帶隙基準電壓源的溫度高階補償功能,，從而使UVLO電路在不需要外部基準電源和偏置電流的同時具有更好的溫度特性,，提高了整個電源管理芯片的可靠性。

    由式（1）可知,，通過設(shè)置R1,、R2、Vref可以實現(xiàn)不同的欠壓鎖定預(yù)設(shè)點和不同遲滯區(qū)間的欠壓鎖定電路,。
    傳統(tǒng)的欠壓鎖定電路需要外部提供基準電壓Vref和偏置電流IBIAS,，這會使電源管理芯片的面積增大，成本增加,。另一方面,，晶體管的參數(shù)在溫度和寄生效應(yīng)的影響下，使比較器的遲滯產(chǎn)生漂移,，導(dǎo)致鎖定預(yù)設(shè)點發(fā)生漂移,，從而影響整體電路對電源電壓的鎖定和監(jiān)控。
    因此,，本文提出一種基于BCD工藝的UVLO電路,，在不采用外部提供基準電壓和偏置電流的前提下,，利用帶隙基準電壓源結(jié)構(gòu)，同時引入高階溫度補償功能,，使電路具有結(jié)構(gòu)簡單,、面積小、功耗低,、門限電壓精確,、溫度敏感性低等優(yōu)點。
2 具有溫度補償?shù)那穳烘i定電路設(shè)計及原理
2.1 欠壓鎖定電路的組成結(jié)構(gòu)
    欠壓鎖定電路圖如圖2所示,，晶體管Q1,、Q2與R2和R3構(gòu)成帶隙基準電壓源結(jié)構(gòu)[4-5]，其中Q1,、Q2的基極電流由電壓采樣電路來提供,，這就限制了R2和R3的阻值不可太大，NPN管Qcom采用二級管連接結(jié)構(gòu),，對基準進行高階溫度補償,。MOS管M2、M3為其提供有源負載,，M1,、M2、M3,、M4,、M5、M6構(gòu)成電流鏡,；M7,、R0、R1,、R4形成分壓電路,；INV1、INV2對比較器的輸出波形進行整形和緩沖,。





    圖4給出了遲滯電壓隨溫度的變化,。當(dāng)T=25 ℃時，VDDL=5.6 V,，VDDH=8.2 V,，遲滯區(qū)間為2.6 V。當(dāng)溫度在-30～140℃范圍內(nèi)變化時,，遲滯區(qū)間的最大偏移為0.3 V,，大大地減小了遲滯電壓的溫度漂移。

 

 

    本文在帶隙基準電壓源結(jié)構(gòu)的基礎(chǔ)上設(shè)計并優(yōu)化了一種結(jié)構(gòu)簡單的欠壓鎖定電路，使其具有高階溫度補償功能,，提高了UVLO電路的溫度特性,。在-30～140 ℃溫度變化范圍內(nèi)，UVLO的遲滯區(qū)間為2.6 V,，且最大偏移為0.3 V,，有效地減小了遲滯電壓的溫度漂移，大大改善了欠壓鎖定電路的穩(wěn)定性和可靠性,。
參考文獻
[1] 李明駿.提高電源使用效率,降低系統(tǒng)功耗[J].集成電路應(yīng)用，2012(2)：32-34.
[2] 吳曉波,，張永良,，章丹艷，等.基于BCD工藝的單片熱插拔控制集成電路設(shè)計[J].半導(dǎo)體學(xué)報,，2006,，27(5)：948-954.
[3] 周慶生，吳曉波.一種新型欠壓鎖定電路的設(shè)計[J].微電子學(xué)與計算機,，2006,，23(11)：199-201.
[4] 王瑾，田澤,，李攀,，等.一種改進的BiCMOS工藝欠壓鎖存電路的設(shè)計[J]．現(xiàn)代電子技術(shù)，2007,，30(24)：182-184.
[5] 王銳,，唐婷婷．一種BiCOMS欠壓保護電路的設(shè)計[J]．電子科技，2006(10)：76-78.
[6] 鄒雪城,，韓俊峰.一種基于比例電流的欠壓保護電路的設(shè)計和實現(xiàn)[J].華中科技大學(xué)學(xué)報(自然科技版),，2007，35(10)：64-66.
[7] GRAY P R,，HURST P J,，LEWIS S H，et al.模擬集成電路的分析與設(shè)計(第4版)[M].張曉林,，譯.北京：高等教育出版社,，2005.
[8] 劉恩科，朱秉升,，羅晉生,，等.半導(dǎo)體物理學(xué)[M].北京：國防工業(yè)出版社，2005.

此內(nèi)容為AET網(wǎng)站原創(chuàng),，未經(jīng)授權(quán)禁止轉(zhuǎn)載,。