1  引言
    ARM作為一種16/32位高性能,、低成本,、低功耗的嵌入式RISC微處理器。普遍應(yīng)用于工業(yè)控制,、消費(fèi)類電子產(chǎn)品,、通信系統(tǒng)、無(wú)線系統(tǒng)等產(chǎn)品,。大多數(shù)ARM微控制器都集成了DMA控制器,。且直接內(nèi)存存取(DMA)作為一種獨(dú)立于CPU的后臺(tái)批量數(shù)據(jù)傳輸技術(shù)，以其快速,、高效的特點(diǎn)在數(shù)據(jù)采集領(lǐng)域得到了廣泛的應(yīng)用,。本文以三星公司的S3C2410為例，介紹了其內(nèi)部DMA控制器的特點(diǎn)和使用方法.以S3C2410和FPGA為核心結(jié)合DMA技術(shù)設(shè)計(jì)了CCD相機(jī)采集系統(tǒng),，并且給出Linux操作系統(tǒng)下DMA設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)方法,。

2 DMA工作過(guò)程簡(jiǎn)介
    S3C2410是基于ARM920T內(nèi)核的RISC微處理器.主頻可達(dá)203 MHz，適用于信息家電,、手持設(shè)備、移動(dòng)終端等領(lǐng)域,。S3C2410可提供4個(gè)DMA通道.用于系統(tǒng)總線內(nèi)部或與外圍總線之間的數(shù)據(jù)交換?，F(xiàn)以外部DMA請(qǐng)求為例簡(jiǎn)要介紹DMA的工作過(guò)程,。圖1所示為DMA基本工作時(shí)序。
 
圖1 DMA基本工作時(shí)序圖
    當(dāng)需要進(jìn)行DMA操作時(shí),，外部DMA請(qǐng)求引腳XnXDREQ置為低電平,。此時(shí)DMA控制器向CPU發(fā)出占用總線的請(qǐng)求，當(dāng)總線請(qǐng)求成功后,，XnXDACK引腳變?yōu)榈碗娖?，表示CPU已經(jīng)將總線使用權(quán)交給DMA控制器，可以進(jìn)行數(shù)據(jù)傳輸,。當(dāng)數(shù)據(jù)傳輸完成后應(yīng)答信號(hào)XnXDACK置為高電平,，通知CPU完成一次DMA操作。
    S3C2410提供了3種不同的DMA操作模式,，分別是單服務(wù)命令模式,、單服務(wù)握手模式和全服務(wù)握手模式。在利用DMA進(jìn)行數(shù)據(jù)傳輸前必須對(duì)其相關(guān)寄存器進(jìn)行設(shè)置,。主要有：源地址寄存器,、目的地址寄存器和各自的控制寄存器，以及配置DMA模式的控制寄存器等,。

3 采集系統(tǒng)硬件設(shè)計(jì)
    根據(jù)DMA的特點(diǎn),，設(shè)計(jì)了基于ARM和FPGA的CCD相機(jī)采集系統(tǒng)。系統(tǒng)結(jié)構(gòu)如圖2所示,。
 
    FPGA選用Altera公司的Cyclone系列器件EP1C6T144C8,，可為CCD相機(jī)提供工作所需的驅(qū)動(dòng)時(shí)序.同時(shí)接收經(jīng)模數(shù)轉(zhuǎn)換的CCD輸出圖像數(shù)據(jù)。S3C2410通過(guò)DMA方式從FPGA內(nèi)部采集數(shù)據(jù),，通過(guò)數(shù)據(jù)線,、DMA信號(hào)線、片選信號(hào)和輸出時(shí)鐘線與FPGA相連,。
    這里主要介紹DMA方式的數(shù)據(jù)采集,，F(xiàn)PGA內(nèi)部的CCD驅(qū)動(dòng)邏輯暫不介紹。FPGA與ARM的接口邏輯電路如圖3所示,。
 
    FPGA內(nèi)部采用異步FIFO解決CCD輸出數(shù)據(jù)頻率和S3C2410采集頻率不匹配的問(wèn)題,，寫時(shí)鐘由CCD輸出位同步信號(hào)提供，讀時(shí)鐘由S3C2410的時(shí)鐘輸出引腳CLKOUT0提供,。CLKOUT0根據(jù)ARM內(nèi)部寄存器的設(shè)置可以輸出不同的時(shí)鐘頻率,。FIFO輸出數(shù)據(jù)經(jīng)過(guò)以nGCS4為選通信號(hào)的BUFFER后接到ARM的數(shù)據(jù)總線上。nGCS4是S3C2410存儲(chǔ)空間中BNAK4的片選信號(hào),，當(dāng)S3C2410對(duì)地址范圍
0x20000000~0x28000000的存儲(chǔ)空間進(jìn)行讀寫操作時(shí),，BANK4為低電平，其余時(shí)間均為高電平.用它作為BUFFER的選通信號(hào)能有效地避免數(shù)據(jù)總線的污染。
    FIFO的寫請(qǐng)求信號(hào)由S3C2410與FIFO的滿狀態(tài)共同控制,。當(dāng)ARM發(fā)出START信號(hào)并且FIFO未滿時(shí),，寫請(qǐng)求信號(hào)為高電平。FIFO在寫時(shí)鐘的控制下寫入數(shù)據(jù),。當(dāng)START信號(hào)撤銷或者FIFO滿時(shí),，寫請(qǐng)求信號(hào)變?yōu)榈碗娖剑Ｖ箤懖僮鳌?br />     FIFO的讀操作與ARM的DMA操作配合進(jìn)行,。系統(tǒng)采用單服務(wù)命令模式的DMA操作,，每次傳輸一個(gè)字節(jié)數(shù)據(jù)位。當(dāng)DREQ0信號(hào)變?yōu)榈碗娖綍r(shí)DMA操作開始,，每次傳輸一個(gè)字節(jié)后產(chǎn)生一個(gè)DACK0應(yīng)答信號(hào),，而且只要DREQ0為低電平DMA操作就繼續(xù)進(jìn)行，直到DMA控制寄存器中的計(jì)數(shù)器為0.產(chǎn)生DMA中斷,。根據(jù)上述時(shí)序特點(diǎn),，將FIFO的空信號(hào)作為DMA的請(qǐng)求信號(hào)DREQ0.當(dāng)CCD輸出的數(shù)據(jù)寫入FIFO中時(shí)，空信號(hào)跳變?yōu)榈碗娖絾?dòng)DMA操作,，同時(shí)以DACK0信號(hào)作為FIFO的讀請(qǐng)求,。每一次DMA傳輸完成后應(yīng)答信號(hào)使FIFO的讀指針移動(dòng)一位，以實(shí)現(xiàn)數(shù)據(jù)的快速準(zhǔn)確采集,。

4 Linux下的驅(qū)動(dòng)程序設(shè)計(jì)
    系統(tǒng)采用ARM+嵌入式Linux的構(gòu)架,，Linux版本為2.4.18，采集系統(tǒng)必須和高效靈活的接口驅(qū)動(dòng)程序相結(jié)合才能在操作系統(tǒng)下正常工作,。
4.1 驅(qū)動(dòng)程序的基本概念
    設(shè)備驅(qū)動(dòng)程序是操作系統(tǒng)內(nèi)核和硬件之間的接口,，它屬于內(nèi)核一部分，主要功能如下：
    (1)對(duì)設(shè)備初始化或釋放;
    (2)把數(shù)據(jù)從內(nèi)核傳送至硬件,。從硬件讀取數(shù)據(jù)：
    (3)讀取應(yīng)用程序傳送給設(shè)備的數(shù)據(jù),，回送應(yīng)用程序請(qǐng)求的數(shù)據(jù)：
    (4)監(jiān)測(cè)和處理設(shè)備出現(xiàn)的異常。
    設(shè)備驅(qū)動(dòng)程序?yàn)閼?yīng)用程序屏蔽了硬件的細(xì)節(jié),，在應(yīng)用程序中,，硬件設(shè)備只是一個(gè)設(shè)備文件，可以像操作普通文件一樣對(duì)硬件設(shè)備進(jìn)行操作,。

4.2 修改代碼
    嵌入式Linux在arch/arm/mach-s3c2410目錄下的dma.c文件中定義了一些與DMA操作相關(guān)的通用函數(shù),，主要有：申請(qǐng)DMA通道函數(shù)s3c2410_re，quest_dma(),、申請(qǐng)DMA中斷函數(shù)request_irq(),、加入DMA隊(duì)列函數(shù)s3c2410_dma_queue_buffer()、進(jìn)行DMA操作函數(shù)process_dma()以及中斷處理程序dma_irq_handler()等,。在進(jìn)行特定接口操作時(shí),，必須對(duì)其進(jìn)行適當(dāng)?shù)男薷?。根?jù)接口設(shè)置修改如下內(nèi)容：
    增加外部DMA操作的寄存器設(shè)置：
    #define XDREQ0_CTL(DEMAND_MODE | SYNC_HCLK | INT_MODE | TSZ_UNIT
  | SINGLE_SERVICE | HWSRC(CH0_nXDREQ0)  | DMA_SRC_HW | CLR_ATRELOAD | DSZ(DSZ_BYTE)| TX_CNT(0));
//設(shè)置DMA為單服務(wù)命令模式，8位數(shù)據(jù)總線,、允許中斷且通過(guò)DREQ0硬件觸發(fā)DMA操作
  #define XDREQ0_RD_SRC 0x22000000
  #define XDREQ0_RD_SRC_CTL  BUF_ON_MEM_FIX
//設(shè)置DMA操作的源地址為系統(tǒng)總線上的0x22000000且地址固定
  #define XDREQO_RD_DST_CTL  BUF_ON_MEM   
//設(shè)置DMA操作的目的地址在系統(tǒng)總線且地址逐次加1
    通過(guò)DMA讀取FPGA數(shù)據(jù)時(shí)必須由操作系統(tǒng)在內(nèi)存中開辟一個(gè)空間做為DMA操作的目的地址,。操作系統(tǒng)開辟的內(nèi)存位于虛擬空間.而DMA操作的目的地址必須為物理地址，所以必須進(jìn)行虛擬地址到物理地址的轉(zhuǎn)換,。因此在process_dma()中增加如下代碼設(shè)置DMA的目的地址寄存器：
    regs->DIDST=virt_to_bus(buf->dma_start)
    virt_to_bus()是操作系統(tǒng)提供的虛擬地址到物理地址的轉(zhuǎn)換函數(shù)，buf->dma_start是系統(tǒng)開辟的虛擬地址空間的首地址,。
    另外由接口原理圖可知,，S3C2410須向FPGA發(fā)送START信號(hào)啟動(dòng)FIFO的讀寫和DMA操作。所以系統(tǒng)定義GPB3作為START信號(hào),，定義如下：
  #define START(GPIO_MODE_OUT | GPIO_PULLUP_DIS | GPIO_B3);
    同時(shí)在process_dma()函數(shù)中增加如下代碼啟動(dòng)DMA操作：
    write_gpio_bit(START,1);
    START引腳置為高電平后立即啟動(dòng)FIFO的寫操作,，同時(shí)也就啟動(dòng)了DMA操作進(jìn)行數(shù)據(jù)傳輸，當(dāng)DMA計(jì)數(shù)器減為0后發(fā)生DMA中斷,，并且在中斷處理程序中將START位置0停止FIFO的寫操作,。

4.3 接口驅(qū)動(dòng)的關(guān)鍵代碼
    利用系統(tǒng)提供的DMA操作函數(shù)，接口驅(qū)動(dòng)的設(shè)計(jì)就顯得比較容易,。接口驅(qū)動(dòng)屬于字符設(shè)備驅(qū)動(dòng).重點(diǎn)在初始化和read函數(shù)部分,。
    初始化函數(shù)中完成DMA引腳定義、BANK4總線設(shè)置,、申請(qǐng)DMA通道以及注冊(cè)字符設(shè)備等,。read函數(shù)是接口驅(qū)動(dòng)的核心。應(yīng)用程序正是通過(guò)調(diào)用read函數(shù)來(lái)讀取數(shù)據(jù),。其核心代碼如下：
    fpga_buf_t *b=&fpga_buf;
    dma_addr_t *buf;
    b->size=count;
    buf=kmalloc(b->size,GFP_DMA);
    s3c2410 dma_queue_buffer(b->dma_ch,(void*)b,buf,b->size,DMA_BUF_RD);
    if(copy_to_user(buff,buf,b->size))
    return -EFAULT;
    kfree(buf);
    return b->size;
    系統(tǒng)調(diào)用read函數(shù)時(shí)首先通過(guò)kmalloc分配一段虛擬內(nèi)存空間,，并將其指針和DMA通道、傳輸字節(jié)數(shù)一起通過(guò)s3c2410_dma_queue_buffer()加入DMA隊(duì)列.在隊(duì)列函數(shù)中調(diào)用process_dma()函數(shù)將
虛擬地址轉(zhuǎn)換為物理地址并且啟動(dòng)DMA操作,。DMA操作完成后退出隊(duì)列并調(diào)用copy_to_user()將采集到的數(shù)據(jù)由內(nèi)核空間拷貝到用戶空間進(jìn)行后續(xù)操作,。

5 測(cè)試結(jié)果
    圖4為邏輯分析儀測(cè)得的數(shù)據(jù)采集時(shí)序圖，A1表示FIFO中寫入的數(shù)據(jù)數(shù)量;A2表示ARM采集到的數(shù)據(jù);A3(0)表示讀時(shí)鐘CLKOUTO,，頻率為101.5 MHz;A3(1)表示片選信號(hào)nGCS4;A3(2)為DMA應(yīng)答信號(hào)DACKO,，即FIFO的讀請(qǐng)求信號(hào);A3(3)表示FIFO的空信號(hào)，即DMA的請(qǐng)求信號(hào)DREQO;A3(4)表示FIFO的復(fù)位信號(hào),，高電平復(fù)位,，低電平開始工作;A3(5)表示FIFO的寫時(shí)鐘，頻率為5 MHz;A3(6)表示寫請(qǐng)求;A3(7)表示FIFO滿信號(hào),。
    由測(cè)試結(jié)果可以看出.DMA操作完全符合時(shí)序要求.一次數(shù)據(jù)采集所需時(shí)間約為220 ns,，系統(tǒng)工作穩(wěn)定正常。

6 結(jié)束語(yǔ)
    本文討論了S3C2410微控制器的DMA通道在數(shù)據(jù)采集中的應(yīng)用,，并通過(guò)與FPGA相配合設(shè)計(jì)了基于DMA方式的數(shù)據(jù)采集系統(tǒng),，同時(shí)給出了Linux下設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)思路,。文章所設(shè)計(jì)的數(shù)據(jù)采集接口具有很強(qiáng)的通用性，可以廣泛用于各種信號(hào)量的采集,。