0 引言

　　隨著直流輸電技術(shù)和電力電子技術(shù)的迅速發(fā)展，晶閘管換流閥得到了廣泛的應(yīng)用,。在高壓直流輸電中,，控制保護(hù)系統(tǒng)(Converter Control and Pprotection，CCP),、閥基電子設(shè)備(Valve Base Electronics,，VBE)和門(mén)極驅(qū)動(dòng)單元(Gate Driver Unit，發(fā)射,、分配,、解析控制保護(hù)系統(tǒng)產(chǎn)生的觸發(fā)命令并GDU)三部分構(gòu)成晶閘管換流閥的二次觸發(fā)監(jiān)控系統(tǒng)，其在高壓直流輸電工程中主要完成以下功能：發(fā)送到晶閘管級(jí),；監(jiān)測(cè)保護(hù)晶閘管器件不受過(guò)高電壓的沖擊,；在閥內(nèi)發(fā)生過(guò)流短路時(shí)能即時(shí)停止觸發(fā)；對(duì)整個(gè)換流閥進(jìn)行在線(xiàn)監(jiān)測(cè),，上報(bào)設(shè)備與器件運(yùn)行情況,，并在出現(xiàn)故障時(shí)告警跳閘等。其穩(wěn)定可靠性對(duì)換流閥系統(tǒng)的安全運(yùn)行起著至關(guān)重要的作用[1,，2],。

　　閥基電子設(shè)備主要由觸發(fā)回路和監(jiān)測(cè)回路組成，是換流閥觸發(fā)監(jiān)控系統(tǒng)的核心設(shè)備[1],。傳統(tǒng)閥基電子設(shè)備的核心控制一般是由微處理器或數(shù)字信號(hào)處理器完成[3]，由于軟件執(zhí)行的非實(shí)時(shí)性,，加上控制通道數(shù)量越來(lái)越多,，一些應(yīng)用場(chǎng)合下VBE輸出的各路PWM脈沖之間出現(xiàn)不可控的相位延時(shí)差，甚至存在脈沖丟失的隱患[1],，系統(tǒng)的可靠性和同步性難以保證,。隨著電子技術(shù)的發(fā)展，具有并行高速處理能力的可編程邏輯器件被廣泛地應(yīng)用到閥基電子設(shè)備中來(lái)[3,，4],。

　　本文依托國(guó)家重大02專(zhuān)項(xiàng)，提出一種以FPGA為控制核心的閥基電子設(shè)備的研制方法,，將傳統(tǒng)設(shè)備中處理器軟件完成的工作以硬件邏輯的形式實(shí)現(xiàn),，設(shè)計(jì)了一種同步性好、可靠性高,、擴(kuò)展能力強(qiáng)的新型閥基電子設(shè)備,，提高了換流閥系統(tǒng)運(yùn)行的穩(wěn)定性。

1 換流閥觸發(fā)監(jiān)控系統(tǒng)總體結(jié)構(gòu)設(shè)計(jì)

　　高壓大功率電壓源換流閥的子模塊比較多,，采樣數(shù)據(jù)和觸發(fā)命令的實(shí)時(shí)性直接影響電壓源換流閥的控制性能,，設(shè)計(jì)可靠高速的觸發(fā)監(jiān)控系統(tǒng)非常重要。目前最常用的觸發(fā)監(jiān)控系統(tǒng)方案是三級(jí)控制系統(tǒng)，包括控制保護(hù)系統(tǒng),、閥基電子設(shè)備和閥組驅(qū)動(dòng)陣列,。系統(tǒng)結(jié)構(gòu)如圖1所示。

　　控制保護(hù)系統(tǒng)是換流閥觸發(fā)監(jiān)控系統(tǒng)的控制核心,，處于最上層,，主要由PC上位機(jī)和控制保護(hù)主機(jī)CCP構(gòu)成。上位機(jī)對(duì)整個(gè)系統(tǒng)進(jìn)行監(jiān)控,，實(shí)現(xiàn)良好的人機(jī)界面,，記錄和顯示試驗(yàn)波形數(shù)據(jù)等功能；CCP完成整個(gè)系統(tǒng)的控制保護(hù),，主要工作包括一次電量的采集,，控制算法的設(shè)計(jì)與實(shí)現(xiàn)，對(duì)整個(gè)系統(tǒng)運(yùn)行狀態(tài)的檢測(cè)和保護(hù),，響應(yīng)上位機(jī)的控制命令,，并將系統(tǒng)電量上傳至上位機(jī)等。

　　閥基電子設(shè)備VBE是換流閥觸發(fā)和監(jiān)控系統(tǒng)的重要部分,，處于中間層,，VBE系統(tǒng)承上啟下，接收上層CCP的控制要求,，并通過(guò)光纖實(shí)時(shí)地下發(fā)觸發(fā)指令并監(jiān)控下層閥組門(mén)極驅(qū)動(dòng)單元GDU,；同時(shí)也接收GDU側(cè)的狀態(tài)信息和直流電流電壓值，實(shí)時(shí)地進(jìn)行分析處理,，必要時(shí)下發(fā)保護(hù)關(guān)斷指令,，并將狀態(tài)信息和電流電壓值上報(bào)給CCP[5]。VBE的數(shù)量可以根據(jù)應(yīng)用需要進(jìn)行配置,，圖1系統(tǒng)所示每臺(tái)VBE裝置控制一相閥組,，共需要3臺(tái)VBE裝置。

　　閥組門(mén)極驅(qū)動(dòng)單元GDU是與一次側(cè)晶閘管或IGBT直接相連的驅(qū)動(dòng)控制電路單元,，負(fù)責(zé)接收VBE側(cè)的觸發(fā)指令,，直接對(duì)晶閘管或IGBT執(zhí)行PWM開(kāi)關(guān)控制；同時(shí)采集電流,、電壓,、溫度等模擬量，實(shí)時(shí)判斷過(guò)流,、過(guò)壓,、過(guò)溫等狀態(tài)信息，并匯總上報(bào)給VBE側(cè),。

2 閥基電子設(shè)備的原理與設(shè)計(jì)

　　2.1 閥基電子設(shè)備系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

　　圖1所示,，一般情況三相換流閥對(duì)應(yīng)的VBE系統(tǒng)由3臺(tái)VBE裝置組成,，每臺(tái)VBE可以實(shí)現(xiàn)對(duì)單相閥組上下橋臂多個(gè)晶閘管的獨(dú)立觸發(fā)監(jiān)控。VBE裝置硬件結(jié)構(gòu)如圖2所示,，每臺(tái)裝置由主控插件（FPGA）,、光纖插件（OPT）、電源插件（POW）,、總線(xiàn)背板（BUS）4種板卡構(gòu)成,，裝置機(jī)箱尺寸大小為標(biāo)準(zhǔn)3U機(jī)箱，共11個(gè)卡槽,。

　　FPGA主控插件是VBE的控制中心,，它通過(guò)一對(duì)光纖與控制保護(hù)主機(jī)實(shí)現(xiàn)HDLC協(xié)議通信。一方面,，主控插件接收CCP下行發(fā)出的對(duì)應(yīng)相的控制命令,，通過(guò)FPGA完成命令解析，PWM生成和調(diào)制編碼等邏輯處理流程,，最終輸出PWM命令,；另一方面，F(xiàn)PGA主控插件匯總由OPT光纖插件通過(guò)背板總線(xiàn)上傳的閥組狀態(tài)信息,，檢測(cè)過(guò)流過(guò)溫等報(bào)警信號(hào),，將這些狀態(tài)信息通過(guò)光纖上報(bào)給CCP，必要時(shí)產(chǎn)生相應(yīng)的中間層PWM保護(hù)動(dòng)作命令,。

　　OPT光纖插件是VBE與閥組驅(qū)動(dòng)單元GDU的連接通道,，每個(gè)OPT插件板配有4對(duì)收發(fā)光纖，可以控制4個(gè)GDU模塊,，每臺(tái)VBE最多可以配置8塊插件,，這樣最多可以控制32個(gè)GDU。OPT插件的主要工作是接收來(lái)自FPGA主控插件的PWM命令的差分電信號(hào),，將其轉(zhuǎn)換為光信號(hào)從光纖發(fā)出；同時(shí)接收GDU上送的狀態(tài)信息和告警信息光信號(hào),，將其轉(zhuǎn)換為差分電信號(hào)送給FPGA主控插件,。

　　POW電源插件是VBE裝置的供電板卡，每個(gè)VBE配置兩塊相同的POW電源插件,，安放在裝置的兩端,，形成雙電源冗余備份供電，以此來(lái)提高裝置的運(yùn)行穩(wěn)定性,。POW插件可以將外部的220 V交直流電經(jīng)過(guò)開(kāi)關(guān)電源的轉(zhuǎn)換輸出穩(wěn)定的24 V直流電源,，作為OPT插件和FPGA插件的工作電源。

　　BUS總線(xiàn)背板是VBE裝置的內(nèi)部信號(hào)總線(xiàn)通道,，主要是負(fù)責(zé)FPGA插件和OPT插件之間的星形總線(xiàn)通信,，為保證信號(hào)傳輸?shù)馁|(zhì)量,，背板為無(wú)源設(shè)計(jì)，總線(xiàn)信號(hào)都換轉(zhuǎn)為差分形式在背板傳輸,，目前最大總線(xiàn)帶寬能達(dá)到50 Mb/s,。

　　2.2 FPGA主控插件設(shè)計(jì)

　　2.2.1 硬件結(jié)構(gòu)設(shè)計(jì)

　　FPGA主控插件板卡主要包括一塊FPGA芯片、一對(duì)光電轉(zhuǎn)換器,、以太網(wǎng)接口,、差分驅(qū)動(dòng)電路、與背板相連的高速接插件以及電源模塊等,。其中FPGA選用Xilinx公司Spartan-6系列XC6SLX25-FTG256芯片,，包含25 K的Logic Cells、936 Kb的Block RAM和186個(gè)用戶(hù)管腳等資源[6],。板卡的硬件結(jié)構(gòu)設(shè)計(jì)如圖3所示,。

　　2.2.2 軟件功能設(shè)計(jì)

　　軟件功能主要由FPGA程序執(zhí)行完成，程序編寫(xiě)采用Verilog HDL語(yǔ)言,，片內(nèi)的主要邏輯模塊如圖3所示,，包括HDLC協(xié)議收發(fā)模塊、PWM脈沖控制器,、GDU狀態(tài)監(jiān)控模塊,、FSK調(diào)制解調(diào)模塊、UART協(xié)議收發(fā)模塊,、以太網(wǎng)MAC控制器以及時(shí)鐘復(fù)位模塊等,。

　　HDLC協(xié)議收發(fā)器主要負(fù)責(zé)通過(guò)光口與上層CCP通信，通信協(xié)議采用高級(jí)數(shù)據(jù)鏈路控制HDLC協(xié)議,，主要負(fù)責(zé)接收CCP下發(fā)的PWM控制命令報(bào)文,，并實(shí)時(shí)解析獲取PWM的周期、占空比,、死區(qū)時(shí)間,、相位時(shí)延、開(kāi)關(guān)使能等控制參數(shù),，同時(shí)匯總GDU監(jiān)控模塊上送的閥組狀態(tài)及告警信息,，組成數(shù)據(jù)報(bào)文上傳給CCP。點(diǎn)對(duì)點(diǎn)HDLC協(xié)議全雙工通信,，數(shù)據(jù)報(bào)文透明傳輸,，每幀數(shù)據(jù)均采用CRC校驗(yàn)，并且在與CCP通信故障的情況下能立刻產(chǎn)生PWM關(guān)斷使能,，保證了VBE與CCP之間報(bào)文傳輸?shù)膶?shí)時(shí)性和可靠性[7],。

　　PWM脈沖控制器接收邏輯解析得出的PWM的周期、占空比,、死區(qū)時(shí)間,、相位時(shí)延,、開(kāi)關(guān)使能等控制參數(shù)，通過(guò)計(jì)算和時(shí)序邏輯產(chǎn)生相應(yīng)的上下橋臂互斥的PWM脈沖波形,。GDU狀態(tài)監(jiān)控模塊接收閥組中各路GDU上傳的狀態(tài)信息,，主要包含光纖通斷狀態(tài)、工作模式,、過(guò)流過(guò)溫等告警信息,，并實(shí)時(shí)地反饋給PWM控制器作為保護(hù)邏輯判據(jù)，在中間層實(shí)現(xiàn)閥組過(guò)流過(guò)溫等情況下的快速保護(hù)功能,。

　　傳統(tǒng)的VBE裝置一般都是將PWM脈沖直接以IO信號(hào)的方式通過(guò)光纖下發(fā)給閥組,，以有光無(wú)光來(lái)表示PWM的打開(kāi)和關(guān)閉，但當(dāng)光纖通道出現(xiàn)問(wèn)題或光電轉(zhuǎn)換器出現(xiàn)故障時(shí),，閥組側(cè)可能就會(huì)收到錯(cuò)誤的PWM命令,，從而導(dǎo)致閥組上晶閘管誤動(dòng)作甚至器件燒毀；但如果以報(bào)文協(xié)議的形式下發(fā)PWM命令,，由于解析報(bào)文需要多個(gè)時(shí)鐘周期,，并且是異步時(shí)序邏輯，會(huì)給閥組上各晶閘管器件的PWM脈沖引入時(shí)延的不一致性,，導(dǎo)致器件通斷不同步,，也會(huì)導(dǎo)致閥組故障的產(chǎn)生。鑒于上述兩種命令下發(fā)方式的利弊,，該VBE采用FSK頻率調(diào)制方式對(duì)PWM信號(hào)進(jìn)行編碼后發(fā)送,，也可以配置FPGA程序[8]使VBE采用IO信號(hào)或UART協(xié)議報(bào)文兩種方式發(fā)送PWM命令，作為與FSK方式對(duì)比的實(shí)驗(yàn)方案,。

　　FSK調(diào)制解調(diào)模塊主要是將PWM信號(hào)進(jìn)行頻率調(diào)制,，利用載波的頻率變化來(lái)傳遞PWM的開(kāi)關(guān)信息，這樣做的好處是可以區(qū)分PWM開(kāi)通,、正常關(guān)斷,、故障關(guān)斷、無(wú)信號(hào)等多種控制命令,，同樣接收不同頻率的載波也可以解析GDU正常運(yùn)行,、過(guò)流、過(guò)溫,、光纖通信異常等多種狀態(tài)信息。FSK方式相比IO信號(hào)靈活很多,，相比UART報(bào)文方式實(shí)時(shí)性要好,，只是在調(diào)制解調(diào)過(guò)程中會(huì)引入極小的固定可預(yù)知延時(shí)。本VBE中采用的FSK載波頻率與命令狀態(tài)關(guān)系映射見(jiàn)表1,。

3 運(yùn)行實(shí)驗(yàn)及結(jié)果分析

　　該VBE裝置用于10 kV電壓源型變換器（VSC）的逆變實(shí)驗(yàn),。圖4是系統(tǒng)聯(lián)調(diào)過(guò)程的示波器波形截圖,，其中通道1、2測(cè)量的是VBE與CCP之間通信的HDLC幀,，通道3,、4為GDU接收到VBE的FSK信號(hào)后解調(diào)產(chǎn)生的一對(duì)互斥的SPWM波形。

　　經(jīng)過(guò)實(shí)驗(yàn)測(cè)試,，該VBE在CCP的管理下可以實(shí)現(xiàn)32路200 Hz～10 kHz的SPWM脈沖命令控制,，占空比調(diào)節(jié)范圍在5%～95%，各路PWM信號(hào)之間的時(shí)延偏差能滿(mǎn)足應(yīng)用要求,，具體測(cè)試結(jié)果為：IO方式傳輸時(shí)延偏差在10 ns以?xún)?nèi),；FSK方式傳輸時(shí)延偏差在40 ns以?xún)?nèi)；UART協(xié)議傳輸時(shí)延偏差在100 ns左右,，前兩者都在器件時(shí)延容忍范圍內(nèi),。

4 結(jié)論

　　該VBE裝置以FPGA芯片為控制核心，通過(guò)其高效的并行處理技術(shù),，將傳統(tǒng)裝置中軟件程序?qū)崿F(xiàn)的功能以電路邏輯硬件化實(shí)現(xiàn),，并采用FSK方式對(duì)PWM觸發(fā)脈沖進(jìn)行編碼發(fā)送，使得裝置對(duì)換流閥的監(jiān)控具有可靠性,、可擴(kuò)展性和高精度的同步一致性,，滿(mǎn)足了實(shí)際工程的應(yīng)用需求。

參考文獻(xiàn)

　　[1] 周亮,，湯廣福,，郝長(zhǎng)城，等.換流閥閥基電子設(shè)備丟脈沖保護(hù)與控制的研究[J].電網(wǎng)技術(shù),，2011(7)：222-226.

　　[2] 李宏.閥基電子設(shè)備的研究[J].科技成果管理與研究,，2011(5)：63-65.

　　[3] 鄭月賓，陳國(guó)聯(lián),，白云飛,，等.一種冗余設(shè)計(jì)的直流輸電用閥基電子設(shè)備[J].電源學(xué)報(bào)，2012(9)：63-66.

　　[4] 趙中原,，邱毓昌,，方志，等.現(xiàn)代HVDC換流閥設(shè)計(jì)特點(diǎn)及其技術(shù)動(dòng)向[J].高電壓技術(shù),，2001,，27(6)：3-5.

　　[5] 袁清云.HVDC換流閥及其觸發(fā)與在線(xiàn)監(jiān)測(cè)系統(tǒng)[M].北京：中國(guó)電力出版社，1999.

　　[6] Xilinx.Spartan-6 family overview datasheet[Z].DS160.Xilinx,，June 24,，2009.

　　[7] 徐建松，姚曉明,，駱健,，等.HDLC協(xié)議在閥基控制通信中的應(yīng)用[J].電子技術(shù)應(yīng)用,，2014，40(6)：23-26.

　　[8] 解婷,，鄭健超,，湯廣福.部分重配置技術(shù)用于智能電網(wǎng)換流閥控制系統(tǒng)[J].高電壓技術(shù)，2011,，37(3)：700-705.