《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 嵌入式技術(shù) > 業(yè)界動(dòng)態(tài) > 摩爾定律邁入“后CMOS”時(shí)代

摩爾定律邁入“后CMOS”時(shí)代

2016-02-04

  在英特爾(Intel)負(fù)責(zé)晶圓廠業(yè)務(wù)的最高長(zhǎng)官表示,摩爾定律(Moore’s Law)有很長(zhǎng)的壽命,但如果采用純粹的CMOS制程技術(shù)就可能不是如此,。

  “如果我們能專注于降低每電晶體成本,,摩爾定律的經(jīng)濟(jì)學(xué)是合理的;”英特爾技術(shù)與制造事業(yè)群(technology and manufacturing group)總經(jīng)理William Holt,,在近日于美國(guó)舊金山舉行的年度固態(tài)電路會(huì)議(ISSCC)上對(duì)近3,000名與會(huì)者表示:“而超越CMOS,我們將看到所有東西的改變,甚至可能是電腦的架構(gòu),。”

  Holt婉拒分享他所說(shuō)的“豐富多樣化”后CMOS (post-CMOS)技術(shù),,會(huì)有哪些獲得晶片制造商采用,、或是何時(shí)采用;那些新技術(shù)包括自旋穿隧場(chǎng)效電晶體(span tunneling FET),、鐵電FET,、自旋電子、新一代三五族材料…等等,。但他聲明這些新技術(shù)不會(huì)出現(xiàn)在英特爾正在制作處理器圓形的10奈米制程,。

  在一般情況下,工程師們會(huì)盡可能延展CMOS技術(shù)的壽命,;Holt表示,,長(zhǎng)期來(lái)看,晶片制造會(huì)是不同技術(shù)與傳統(tǒng)CMOS的混合:“我們將看到混合的操作模式…(晶圓的)某些部份采用CMOS技術(shù),,相同晶圓上的新元件則為不同的優(yōu)勢(shì)最佳化,?!?/p>

  他對(duì)于將照亮接下來(lái)十年半導(dǎo)體產(chǎn)業(yè)發(fā)展路徑、顯然還需要龐大研究工作的技術(shù)提供正面看法:“我不能告訴你在那些(后CMOS)技術(shù)中,,哪個(gè)排第一或是最棒,,但是我們看到其中豐富的可能性…將在接下來(lái)幾年提供大量的機(jī)會(huì),讓我們?cè)诖蛟炝慵璧募夹g(shù)上取得重大進(jìn)展,;而挑戰(zhàn)在于厘清如何實(shí)現(xiàn)它們,。”

  到目前為止還有個(gè)大挑戰(zhàn),,是所有的后CMOS替代技術(shù)都有助于降低功耗,,這是一個(gè)首要考量,但它們的執(zhí)行速度顯然比起CMOS電路緩慢得多,;Holt拿這個(gè)問(wèn)題與一個(gè)世代以前工程師為了因應(yīng)當(dāng)時(shí)緊迫的功率需求,、從雙極架構(gòu)轉(zhuǎn)為新的復(fù)雜CMOS的狀況比較。

TZJEY{20HBJXG@@$PP]9~FC.jpg

  很多種類的后CMOS技術(shù)都能降低功耗,,但也導(dǎo)致延遲

  Holt表示,,產(chǎn)業(yè)界需要專注于降低功耗與降低每個(gè)電晶體的成本;他重申英特爾已將22奈米與14奈米制程節(jié)點(diǎn)電晶體成本降低30%,、稍優(yōu)于業(yè)界水準(zhǔn)的聲明,,不過(guò)開(kāi)發(fā)最近幾個(gè)新制程節(jié)點(diǎn)的成本增加幅度,由傳統(tǒng)的10%增加到了30%,。

  他指出:“現(xiàn)在預(yù)測(cè)7奈米節(jié)點(diǎn)的細(xì)節(jié)還太早,,但我們可以說(shuō),我們?cè)?奈米節(jié)點(diǎn)的每電晶體成本降低幅度,,在歷史線的范圍內(nèi)可能會(huì)更多──我們看到了一些降低成本的可行途徑,。”

  在專題演說(shuō)之后,,Holt澄清,,對(duì)英特爾7奈米節(jié)點(diǎn)的預(yù)測(cè),目前落到延續(xù)自傳統(tǒng)電晶體成本下降趨勢(shì),、到英特爾在22奈米與14奈米節(jié)點(diǎn)收獲的些微改善之間的范圍內(nèi):“不確定因素還很多,,所以我們不知道我們會(huì)落在哪個(gè)點(diǎn)上?!?/p>

  英特爾一直都沒(méi)有放棄希望,,認(rèn)為可能在7奈米制程量產(chǎn)開(kāi)始后的某個(gè)時(shí)間點(diǎn)開(kāi)始采用超紫外光(EUV)微影技術(shù);EUV可能對(duì)7奈米制程的成本帶來(lái)顯著的影響,,降低對(duì)多重圖形(multi-patterning)的需求,。

  此外Holt還指出英特爾10奈米制程將支援5個(gè)等級(jí)的電壓閾值,在既定節(jié)點(diǎn)內(nèi)的最佳化點(diǎn)(optimization points)之多樣化,,可能會(huì)隨著后CMOS技術(shù)的加入而提升,。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn),。轉(zhuǎn)載的所有的文章,、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容,、版權(quán)和其它問(wèn)題,,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟(jì)損失,。聯(lián)系電話:010-82306118;郵箱:[email protected],。