0 引言

    視頻增強技術(shù)應(yīng)用范圍廣泛,，例如醫(yī)療電子、工業(yè)控制,、消費電子以及深空探測,。Retinex理論是由Edwin Land在1971年提出?；赗etinex模型的使用較為廣泛的有單尺度Retinex算法(Single Scale Retinex,，SSR)、多尺度Retinex算法(Multi Scale Retinex,，MSR),、帶有顏色校正的多尺度Retinex算法(Multi Scale Retinex with Color Restoration,，MSRCR),，基于先驗?zāi)Ｐ偷乃惴ㄈ缁谵q分框架的Retinex算法，但是這種算法的復(fù)雜度過高會消耗過多硬件資源,，還不能在實際中得到很好的應(yīng)用,。而單尺度或多尺度Retinex算法對圖像增強效果同樣顯著，多尺度Retinex算法的主要硬件結(jié)構(gòu)就是單尺度Retinex算法硬件電路的重構(gòu),。本文旨在視頻增強算法硬件關(guān)鍵技術(shù)的研究,，所以采取單尺度Retinex算法，然而對于這樣的算法用CPU也不能滿足其視頻處理過程中實時性的要求,，本文采用125 MHz頻率FPGA,，可以滿足30 f/s的(2 000×2 048)像素的圖像。

    本文主要討論了基于Retinex的關(guān)鍵算法,，基于圖像像素可配置以及拉伸尺度可配置,。提出針對可適應(yīng)不同像素視頻的硬件架構(gòu)。實現(xiàn)對關(guān)鍵模塊的設(shè)計和仿真,，通過Vertex-5型號FPGA實現(xiàn)整個設(shè)計,，最后評估算法的處理效果。

1 基于Retinex模型的視頻增強算法

    圖1為視頻增強Retinex算法流程圖,。視頻中的幀圖像通過RGB將HSV轉(zhuǎn)化成灰度幀圖像V,，色度幀圖像S，飽和度幀圖像H,。估計照度幀圖像,，適當拉伸處理后得到光照分量V2以及反分量像V3,。經(jīng)過拉伸處理以及合成處理后的圖像O即為處理完成的一幀圖像。

1.1 RGB轉(zhuǎn)HSV

    由于RGB色彩空間圖像直接處理會產(chǎn)生色彩失真,，因此需要轉(zhuǎn)換色彩空間,。

1.2 提取光照圖像和反色圖像

    原幀圖像I(x，y)能夠被分解成兩部分^[2],。一部分是光照幀圖像L(x,，y)，另一部分為反射幀圖像R(x,，y),，如式（1）所示。

    本文采用高斯濾波器進行光照估計,，將高頻成分(圖像的細節(jié)部分和噪聲部分)濾掉,。

1.3 反射幀分量處理方法及光照分量的處理

    反射分量可以通過sigmoid函數(shù)進行非線性拉伸。以此可以很好地抑制噪聲同時放大有用的細節(jié)成分,。

1.4 HSV圖像到RGB圖像轉(zhuǎn)換

    RGB色彩空間是一種由紅綠藍三種色彩組成,，用于顯示器顯示，所以將HSV圖像轉(zhuǎn)換為RGB圖像,。

2 視頻增強硬件邏輯架構(gòu)

    自適應(yīng)視頻增強VLSI架構(gòu)如圖2所示,，圖2中框內(nèi)為FPGA實現(xiàn)部分，框外的部分由MATLAB實現(xiàn)轉(zhuǎn)換,。本系統(tǒng)由decoder模塊對內(nèi)部配置寄存器進行配置,，主要任務(wù)是配置處理圖像像素。SRAM_interface是SRAM連接外部圖像數(shù)據(jù)流的緩沖,，SRAM內(nèi)部分配兩個存儲空間用來對視頻數(shù)據(jù)乒乓操作,。濾波器采用的是改進型的二維濾波器。本濾波器可以適應(yīng)不同像素圖片濾波較高的處理速度,。由濾波器估計光照圖像同時由于對數(shù)運算和減法的復(fù)雜程度相對較高,，并且使得亮度較高像素失真，本文采用較高精度除法器得到反射圖像,。同時通過兩個拉伸函數(shù)處理經(jīng)過乘法器得到增強后的圖像,，經(jīng)由HVSRGB還原成RGB圖像。

2.1 改進后的濾波器模塊

    本文基于文獻[3][4]提出了一個可配置處理像素大小和具有較好的時序特征的二維濾波器,。架構(gòu)如圖3所示,。本文的濾波器分為3部分，第一部分的作用是將兩個8位的數(shù)據(jù)合并成一個16位的數(shù)據(jù),，并依次寫入不同F(xiàn)IFO,。第二部分是可配置的FIFO，通過配置內(nèi)部寄存器來配置FIFO的深度,，給不同行的濾波器窗寫數(shù)據(jù),。第三部分為濾波器窗口,，將16位數(shù)據(jù)轉(zhuǎn)換成8位寫到濾波器窗兩個像素點，下一個周期將這兩個像素點移位到后面兩個像素點,。通過濾波系數(shù)每個周期得到新的處理后的像素點,。這種結(jié)構(gòu)不僅節(jié)約資源，而且可以配置處理視頻圖像像素點多少,，處理過程中的時鐘頻率是一半的系統(tǒng)時鐘頻率,，更好地滿足時序要求。

2.2 高速乘法器

    本設(shè)計中用到了一些乘法器^[5-7],，由于時序原因本文采用高速乘法器,，圖4為乘法器硬件架構(gòu)圖，乘法器包括基-4的booth算法,，由CSA組成的Wallace樹和超前進位加法器,。

    部分和產(chǎn)生器是基4 booth算法，將部分和減少近一半,，通過CSA累加單元組成的Wallace樹結(jié)構(gòu),，得到兩個部分和通過超前進位加法器最后得到乘積。

2.3 除法器

    本文采用精度較高除法器,，減少因為運算產(chǎn)生的誤差,，高速除法器硬件電路如圖5所示，由乘法器和查找表組成,，查找表存儲除數(shù)的倒數(shù),。

2.4 幀圖像拉伸和調(diào)整

    光照幀圖像實現(xiàn)伽馬校正，本文采用查找表的方法,。

    反射圖像做拉伸運算，采用圖6所示架構(gòu)來實現(xiàn),，本文是可配置的拉伸,，本方法可以實現(xiàn)通過改變Con寄存器改變其拉伸程度。改變其圖像處理效果,。Fun1和Fun用來實現(xiàn)函數(shù)的組合電路,。

3 基本模塊仿真和實驗結(jié)果

    由于VCS仿真能力強于modesim對于各個模塊的仿真，本文使用8核16線程48 G的內(nèi)存濾波器debian linux操作系統(tǒng),，VCS 2013版本的仿真平臺,，得到結(jié)果如圖7、圖8所示,。

    本文采用Vertex_5_FXT(FX70/100T)_FF1136 FPGA芯片搭建的硬件平臺實現(xiàn)圖中方框內(nèi)部關(guān)鍵部分,，其他部分由AMD 4核4 G內(nèi)存matlab 2014b實現(xiàn)。圖9,、圖10是對不同圖片的處理結(jié)果,。

4 算法評估

    熵是信息論里面重要概念,，表示了信息量的多少，在圖像中也反映了圖像的內(nèi)容多少^[8-9],。式(11)為熵的表達式,。

    圖像增強前后熵的對比如表1所示。

5 結(jié)語

    本文主要分析了基于Retinex視頻圖像增強算法的不同架構(gòu),，先驗的Retinex算法由于算法復(fù)雜度較高,，本文選擇了單尺度Retinex算法關(guān)鍵技術(shù)，經(jīng)過單尺度算法重構(gòu)即為多尺度Retinex算法,，基于圖像像素可配置以及拉伸尺度可配置提出硬件架構(gòu),，并對各個模塊進行實現(xiàn)和仿真，最后通過FPGA實現(xiàn),，并評估圖像處理效果,。

參考文獻

[1] Wang Wen，Li Bo,，Zeng Jin,，et al.A fast multi-scale retinex algorithm for color image enhancement[C].Proceedings of the 2008 International Conference on Wavelet Analysis and Pattern Recognition，Hong Kong,，2008：30-31.

[2] Fu Xueyang,，Sun Ye，LiWang Minghui,，et al.A novel retinex based approach for image enhencement with illumination adjustment[C].2014 IEEE International Conference on Acoustic,，Speech and Signal Processing，2014：1190-1194.

[3] BAILEY D G.Effcient implementation of greyscale morphological filters[C].International conference on Field Programmalle Technology.2010：421-424.

[4] SEDCOLE P.Reconfigurable platform-based design in FPGAs for video image processing[D].Deparment of Electrical and Electronic Engineering,，imperial College,，London，UK.2006.

[5] Yao Aihong,，Li Ling,，Sun Mengzhe.Design of pipeline multiplier based on modified booth′s algorithm and wallace tree[C].Advanced Researon Electronic Commerce，Web Application,，and CommunicationInternational Conference,，ECWAC 2011 Guangzhou，China,，2011,，Part I.

[6] Jagadeshwar Rao M，DUBEY S.A high speed and area efficient booth recoded wallace tree multiplier for fast arithmetic circuits[C].2012Asia Pacific Conference on Postgraduate Research in Microelectronics & Electronics,，2012.

[7] HENSLEY J,，LASTRA A，SINGH M.A scalable counterflow-pipelined asynchronous radix-4 booth multiplier[C].International Symposium on Asynchronous Circuits and Systems,，2005：128-137.

[8] Xu Xin,，Chen Qiang,，Pheng Ann Heng，et al.A fast halofree image enhancement method based on retinex[J].Journal of computer-aided design&computer graphics,，2008,，20(10).

[9] LEVERICK G，WU C,，SZTURM T.Coarse quantization in calculations of entropy measures for experimental time series[J].Nonlinear Dynamics,，2014，79(1)：93-100.