去年11月份，全球三大EDA工具軟件廠商巨頭之一的Mentor Graphics被西門(mén)子以45億美元現(xiàn)金方式收購(gòu),，引起業(yè)內(nèi)不少關(guān)注,。今天，三大巨頭之一的Cadence發(fā)布了業(yè)界首款已通過(guò)產(chǎn)品流片的第三代并行仿真平臺(tái)Xcelium,。然而,，你是不是不知道EDA在IC設(shè)計(jì)中有多重要,，你是不是對(duì)EDA行業(yè)及這三大EDA工具廠商還不夠了解?？赐暌韵聝?nèi)容你就明白了,。

■ Cadence發(fā)布新仿真平臺(tái)

今天， Cadence公司發(fā)布了業(yè)界首款已通過(guò)產(chǎn)品流片的第三代并行仿真平臺(tái)Xcelium,？,。基于多核并行運(yùn)算技術(shù),，Xcelium,？ 可以顯著縮短片上系統(tǒng)（SoC）面市時(shí)間。

較Cadence上一代仿真平臺(tái),，Xcelium,？ 單核版本性能平均可提高2倍，多核版本性能平均可提高5倍以上,。Cadence?Xcelium仿真平臺(tái)已經(jīng)在移動(dòng),、圖像、服務(wù)器,、消費(fèi)電子,、物聯(lián)網(wǎng)（IoT）和汽車(chē)等多個(gè)領(lǐng)域的早期用戶中得到了成功應(yīng)用，并通過(guò)產(chǎn)品流片驗(yàn)證,。

Cadence是一個(gè)專門(mén)從事電子設(shè)計(jì)自動(dòng)化（EDA）的軟件公司,，由SDA Systems和ECAD兩家公司于1988年兼并而成。是全球最大的電子設(shè)計(jì)技術(shù)（Electronic DesignTechnologies）,、程序方案服務(wù)和設(shè)計(jì)服務(wù)供應(yīng)商,。其解決方案旨在提升和監(jiān)控半導(dǎo)體、計(jì)算機(jī)系統(tǒng),、網(wǎng)絡(luò)工程和電信設(shè)備,、消費(fèi)電子產(chǎn)品以及其它各類(lèi)型電子產(chǎn)品的設(shè)計(jì)。

產(chǎn)品涵蓋了電子設(shè)計(jì)的整個(gè)流程,，包括系統(tǒng)級(jí)設(shè)計(jì),，功能驗(yàn)證，IC綜合及布局布線,，模擬,、混合信號(hào)及射頻IC設(shè)計(jì)，全定制集成電路設(shè)計(jì),，IC物理驗(yàn)證,，PCB設(shè)計(jì)和硬件仿真建模等。 其總部位于美國(guó)加州圣何塞（San Jose）,，在全球各地設(shè)有銷(xiāo)售辦事處,、設(shè)計(jì)及研發(fā)中心。2016年,，Cadence被《財(cái)富》雜志評(píng)為“全球年度最適宜工作的100家公司”,。

■ 什么是EDA工具？

EDA是IC電子行業(yè)必備的設(shè)計(jì)工具軟件,，是IC產(chǎn)業(yè)鏈最上游的子行業(yè),。Cadence、Synopsys,、Mentor Graphics是EDA工具軟件廠商全球三大巨頭,。去年11月份，Mentor Graphics被西門(mén)子以45億美元現(xiàn)金方式的收購(gòu),。

EDA工具是電子設(shè)計(jì)自動(dòng)化（ElectronicDesignAutomation）的簡(jiǎn)稱,，是從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）,、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來(lái)的,。利用EDA工具，工程師將芯片的電路設(shè)計(jì),、性能分析,、設(shè)計(jì)出IC版圖的整個(gè)過(guò)程交由計(jì)算機(jī)自動(dòng)處理完成。

由于上世紀(jì)六十七年代,，集成電路的復(fù)雜程度相對(duì)偏低,，這使得工程師可以依靠手工完成集成電路的設(shè)計(jì)、布線等工作,。但隨著集成電路越來(lái)越復(fù)雜,，完全依賴手工越來(lái)越不切實(shí)際，工程師們只好開(kāi)始嘗試將設(shè)計(jì)過(guò)程自動(dòng)化,，在1980年卡弗爾．米德和琳．康維發(fā)表的論文《超大規(guī)模集成電路系統(tǒng)導(dǎo)論》提出了通過(guò)編程語(yǔ)言來(lái)進(jìn)行芯片設(shè)計(jì)的新思想,，加上集成電路邏輯仿真、功能驗(yàn)證的工具的日益成熟,，使得工程師們可以設(shè)計(jì)出集成度更高且更加復(fù)雜的芯片,。

1986年，硬件描述語(yǔ)言Verilog問(wèn)世,，Verilog語(yǔ)言是現(xiàn)在最流行的高級(jí)抽象設(shè)計(jì)語(yǔ)言,。1987年，VHDL在美國(guó)國(guó)防部的資助下問(wèn)世,。這些硬件描述語(yǔ)言的問(wèn)世助推了集成電路設(shè)計(jì)水平的提升,。隨后，根據(jù)這些語(yǔ)言規(guī)范產(chǎn)生的各種仿真系統(tǒng)迅速被推出，這使得設(shè)計(jì)人員可對(duì)設(shè)計(jì)的芯片進(jìn)行直接仿真,。隨著技術(shù)的進(jìn)步,，設(shè)計(jì)項(xiàng)目可以在構(gòu)建實(shí)際硬件電路之前進(jìn)行仿真，芯片布線布局對(duì)人工設(shè)計(jì)的要求和出錯(cuò)率也不斷降低,。

時(shí)至今日,，盡管所用的語(yǔ)言和工具仍然不斷在發(fā)展，但是通過(guò)編程語(yǔ)言來(lái)設(shè)計(jì),、驗(yàn)證電路預(yù)期行為,，利用工具軟件綜合得到低抽象級(jí)物理設(shè)計(jì)的這種途徑，仍然是數(shù)字集成電路設(shè)計(jì)的基礎(chǔ),。一位從事CPU設(shè)計(jì)的工程師表示,，“在沒(méi)有EDA工具之前，搞電路要靠人手工,，對(duì)于大規(guī)模集成電路有上億晶體管的設(shè)計(jì)用手工簡(jiǎn)直是不可為的,。可以說(shuō)有了EDA工具,，才有了超大規(guī)模集成電路設(shè)計(jì)的可能”,。

■ 聽(tīng)ARM和ST怎么說(shuō)？

Cadence公司發(fā)布業(yè)界首款已通過(guò)產(chǎn)品流片的第三代并行仿真平臺(tái)Xcelium,？,。ARM和ST都發(fā)表了自己的看法。

“不論是ARM還是我們的合作伙伴,，交付產(chǎn)品以達(dá)到客戶預(yù)期的能力,，不可避免的需要快速和嚴(yán)格的驗(yàn)證環(huán)節(jié)，”ARM公司技術(shù)服務(wù)產(chǎn)品部總經(jīng)理Hobson Bullman說(shuō),，“Xcelium并行仿真平臺(tái)對(duì)于基于ARM的SoC設(shè)計(jì),，在門(mén)級(jí)仿真獲得4倍的性能提升，在RTL仿真獲得5倍的性能提升,?；谶@些結(jié)果，我們期待Xcelium可以幫助我們更快和更可靠的交付最復(fù)雜SOC,，”

“針對(duì)智能汽車(chē)和工業(yè)物聯(lián)網(wǎng)應(yīng)用中復(fù)雜的28nm FD－SOI SoC和ASIC設(shè)計(jì),，快速和可擴(kuò)展的仿真是滿足嚴(yán)苛開(kāi)發(fā)周期的關(guān)鍵！” 意法半導(dǎo)體公司CPU團(tuán)隊(duì)經(jīng)理Francois Oswald說(shuō)到,，“我們使用CadenceXcelium并行仿真平臺(tái),，在串行模式DFT仿真中得到8倍的速度提升，所以數(shù)字和混合信號(hào)SoC驗(yàn)證團(tuán)隊(duì)選擇Xcelium作為標(biāo)準(zhǔn)的仿真解決方案,?！?/p>

■ Xcelium仿真平臺(tái)具備哪些優(yōu)勢(shì)呢？

多核仿真，優(yōu)化運(yùn)行時(shí)間,，加快項(xiàng)目進(jìn)度,。第三代Xcelium仿真平臺(tái)源于收購(gòu)Rocketick公司帶來(lái)的技術(shù)，是業(yè)內(nèi)唯一正式發(fā)布的基于產(chǎn)品流片的并行仿真平臺(tái),。利用Xcelium可顯著縮短執(zhí)行時(shí)間,，在寄存器傳輸級(jí)（RTL）仿真可平均提速3倍，門(mén)級(jí)仿真可提高5倍,，DFT仿真可提高 10倍，節(jié)約項(xiàng)目時(shí)間達(dá)數(shù)周至數(shù)月,。

應(yīng)用廣泛：Xcelium仿真平臺(tái)支持多種最新設(shè)計(jì)風(fēng)格和IEEE標(biāo)準(zhǔn),，使工程師無(wú)需重新編碼即可提升性能。

使用方便：Xcelium仿真平臺(tái)的編譯流程將設(shè)計(jì)與驗(yàn)證測(cè)試環(huán)境代碼分配至最優(yōu)引擎,，并自動(dòng)選取最優(yōu)CPU內(nèi)核數(shù)目,，提高執(zhí)行速度。

采用多項(xiàng)專利技術(shù)提高生產(chǎn)力（申請(qǐng)中）：優(yōu)化整個(gè)SoC驗(yàn)證時(shí)間的新技術(shù)包括：為達(dá)到快速驗(yàn)證收斂的SystemVerilog Testbench覆蓋率和多核并行編譯,。

“在設(shè)計(jì)開(kāi)發(fā)高質(zhì)量新產(chǎn)品時(shí),，驗(yàn)證通常是最耗費(fèi)成本和時(shí)間的環(huán)節(jié)，”Cadence公司高級(jí)副總裁兼數(shù)字簽核事業(yè)部和系統(tǒng)驗(yàn)證事業(yè)部總經(jīng)理AnirudhDevgan博士表示,?！癤celium仿真平臺(tái)、JasperGold?Apps,、Palladium? Z1企業(yè)級(jí)仿真平臺(tái)和Protium,？ S1 FPGA原型驗(yàn)證平臺(tái)共同構(gòu)成了市場(chǎng)上最強(qiáng)大的驗(yàn)證產(chǎn)品套件，幫助工程師加快設(shè)計(jì)創(chuàng)新的步伐,?！?/p>

全新Xcelium仿真平臺(tái)是Cadence驗(yàn)證套件家族的新成員，繼承Cadence的創(chuàng)新傳統(tǒng),，并全面符合Cadence系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)（SDE）戰(zhàn)略,，該戰(zhàn)略的宗旨是幫助系統(tǒng)和半導(dǎo)體設(shè)計(jì)公司有效的開(kāi)發(fā)更完整、更具競(jìng)爭(zhēng)力的終端產(chǎn)品,。該驗(yàn)證套件（Cadence Verification Suite）包含最先進(jìn)的核心引擎技術(shù),，采用多種驗(yàn)證架構(gòu)技術(shù)及解決方案，幫助客戶優(yōu)化設(shè)計(jì)質(zhì)量,，提高生產(chǎn)力,，滿足不同應(yīng)用和垂直領(lǐng)域的驗(yàn)證需求。

Cadence同時(shí)發(fā)布Protium S1 FPGA原型驗(yàn)證平臺(tái)——Cadence驗(yàn)證產(chǎn)品家族的新成員,，原型驗(yàn)證時(shí)間縮短最高達(dá)50％,。

■ 關(guān)于Cadence，知乎上有這些討論

1、初學(xué)Cadence IC的小白應(yīng)該在哪些論壇或者社交平臺(tái)提問(wèn),？

知乎網(wǎng)友薛矽推薦：

官方的：Forums － － Cadence Technology Forums

國(guó)外論壇：The Designer＇s Guide Community Forum,、Forumfor Electronics

國(guó)內(nèi)論壇：中國(guó)電子頂級(jí)開(kāi)發(fā)網(wǎng)論壇、國(guó)內(nèi)頂級(jí)電子論壇,，最活躍的電子工程師交流社區(qū)

書(shū)本的話早一點(diǎn)的有何樂(lè)年的《模擬集成電路設(shè)計(jì)與仿真》

新出的如：《CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例――基于Cadence ADE》

2,、synopsys，mentorgraphic和cadence這三家公司對(duì)比,？各方面有什么差別,？

知乎網(wǎng)友Forever snow回答：

● 公司基本情況

● 公司業(yè)務(wù)

EDA公司業(yè)務(wù)相似，可以分為以下幾塊 ：1 ,、Total solution,。 包括模擬，數(shù)字前端,、后端,、dft、signoff一整套工具,。 2 ,、AdvancedIP／Library。例如DDR,、PCIe,、Flash等。 3 ,、Customersupport and training,。

● 按照EDA工具來(lái)進(jìn)行對(duì)比

＊模擬仿真與版圖：CadenceVirtuoso平臺(tái)目前使用最為廣泛。

＊數(shù)字前端： RTL仿真－－ Synopsys的VCS,。Mentor的Modelsim,。 綜合SynopsysDesign complier占主導(dǎo)地位。Cadence也有相應(yīng)產(chǎn)品Genus,。

＊數(shù)字后端： Synopsys的ICC／ICC2與Cadence的EDI／Innovus業(yè)內(nèi)使用最多,。其中上一代工具ICC要比EDI有更多的客戶群，而新一代的Innovus有趕超ICC2的趨勢(shì),。Mentor的Olympus,，使用客戶很少。

＊DFT：BSCAN－－Mentor的BSDArchit,，Sysnopsy的BSD CompilerMBIST－－Mentor的MBISTArchitect 和Tessent mbist ATPG－－Mentor的TestKompress 和Synopsys TetraMAX Scan chain－－Synopsys 的DFTcompiler

＊Signoff：Timing－－Synopsys PT占主導(dǎo)地位,。Cadence tempus也有一部分客戶在用。 Physical－－ MentorCalibre占主導(dǎo)地位,。Synopsys的ICV,，Cadence的PVS也有占小部分份額,。

小結(jié)：Cadence的優(yōu)勢(shì)在于模擬設(shè)計(jì)和數(shù)字后端。 Synopsys的優(yōu)勢(shì)在于數(shù)字前端,、數(shù)字后端和PT signoff,。 Mentor的優(yōu)勢(shì)是Calibre signoff和DFT。

國(guó)內(nèi)員工福利 Cadence國(guó)內(nèi)主要在上海,，北京,。薪資屬于業(yè)界中上，有5％的補(bǔ)充公積金,。年假15天,，病假12天。每年有兩次左右的teambuilding,，還有機(jī)會(huì)去美國(guó)總部培訓(xùn),。（每年還有5天志愿者假，可以去參加公司或者社會(huì)上的志愿者活動(dòng),。） Synopsys應(yīng)屆生工資比Cadence稍高，有5％的補(bǔ)充公積金,。應(yīng)屆畢業(yè)生年假18天,，應(yīng)該是國(guó)內(nèi)IC界年假最多的！ Mentor國(guó)內(nèi)人數(shù)較少,。

■ 全球三大EDA軟件巨頭眼里的芯片設(shè)計(jì)挑戰(zhàn)

Cadence認(rèn)為：軟件對(duì)半導(dǎo)體公司來(lái)說(shuō)是個(gè)新挑戰(zhàn),，因?yàn)樗麄儌鹘y(tǒng)只設(shè)計(jì)硬件，現(xiàn)在還要設(shè)計(jì)軟件,。為此,，Cadence把新的EDA轉(zhuǎn)型稱作EDA360。EDA360希望幫助半導(dǎo)體公司解決三個(gè)層次的問(wèn)題：1,，系統(tǒng)實(shí)現(xiàn),，包括早期的軟件開(kāi)發(fā)，系統(tǒng)級(jí)的驗(yàn)證和糾錯(cuò),；2,， SoC（系統(tǒng)芯片）實(shí)現(xiàn)，幫助客戶去解決SoC中像reware的問(wèn)題等底層軟件的開(kāi)發(fā),，以及與器件相關(guān)的軟件開(kāi)發(fā),；3， 芯片實(shí)現(xiàn)層次,，主要解決傳統(tǒng)問(wèn)題,，包括低功耗等。

盡管Cadence擁有從IC設(shè)計(jì)到PCB（印制電路板）,、系統(tǒng)設(shè)計(jì)一整套平臺(tái),，但還需要整個(gè)產(chǎn)業(yè)的合作,，諸如IP供應(yīng)商、IP（知識(shí)產(chǎn)權(quán)）和設(shè)計(jì)服務(wù)公司,、代工廠,、與硬件相關(guān)的軟件，這其中還包括了Cadence的EDA同行們,。

Mentor認(rèn)為,，當(dāng)芯片設(shè)計(jì)規(guī)模越來(lái)越大、未來(lái)有望達(dá)到400億晶體管時(shí),，為了克服大規(guī)模IC的設(shè)計(jì)挑戰(zhàn),，有四方面的重要技術(shù)。

第一,，硬件仿真技術(shù)（emulation）,。是使用硬件的解決方案來(lái)提高IC設(shè)計(jì)、驗(yàn)證的效率,。這從邏輯學(xué)上看是非常有趣的一件事——用硬件來(lái)設(shè)計(jì)硬件,，就像機(jī)器人自己在設(shè)計(jì)一個(gè)人一樣。我們大幅度地使用硬件來(lái)提高整個(gè)驗(yàn)證的效能,。

第二,，系統(tǒng)設(shè)計(jì)。現(xiàn)在CPU核大量被使用在現(xiàn)在的SoC設(shè)計(jì)當(dāng)中,，像ARM核,、MIPS核等等，通過(guò)軟硬件協(xié)同仿真技術(shù),，可以大幅提高系統(tǒng)設(shè)計(jì)的效率,。首先對(duì)于這些CPU的指令集進(jìn)行建模，之后我們就不需要讓CPU在進(jìn)行系統(tǒng)級(jí)仿真時(shí)使用比較耗時(shí)的RTL仿真,，我們可以對(duì)一些常用的商用處理器進(jìn)行CPU的指令集建模,。這樣就可以大幅地提高設(shè)計(jì)效率：首先，我們提高了整個(gè)系統(tǒng)級(jí)驗(yàn)證仿真的效能,，其次,，可以提早讓軟件進(jìn)行開(kāi)發(fā)，因?yàn)檫@等于我們可以直接在EDA平臺(tái)上先把產(chǎn)品原型實(shí)現(xiàn),。這樣軟件可以提早在這個(gè)平臺(tái)上進(jìn)行開(kāi)發(fā),。而且EDA平臺(tái)可以提高偵錯(cuò)能力，這是傳統(tǒng)硬件原型無(wú)法達(dá)到的,。因?yàn)檐浻布f(xié)同的功能可以讓系統(tǒng)時(shí)鐘停下來(lái),，這時(shí)當(dāng)軟件有Bug時(shí)很容易去糾錯(cuò)，也能輕易知道到底是哪個(gè)CPU,、哪條指令導(dǎo)致硬件和軟件的問(wèn)題,。

第三,，物理設(shè)計(jì)與驗(yàn)證。Mentor的Calibre平臺(tái)已經(jīng)向自動(dòng)布局布線流程和物理驗(yàn)證流程整合,，這樣可以大幅提高后面物理驗(yàn)證的速度,。

第四，ESA（嵌入式軟件自動(dòng)化）的機(jī)遇,。從EDA設(shè)計(jì)及之后的流片／制造來(lái)看,，事實(shí)上盡管晶體管數(shù)量越做越大，但芯片的制造和研發(fā)成本卻沒(méi)有大幅提高,，反而是軟件開(kāi)發(fā)的成本在上升,，例如iPhone手機(jī)上有越來(lái)越多的應(yīng)用程序。如何加快軟件開(kāi)發(fā)的速度,，以及如何能夠減少軟件的開(kāi)發(fā)成本,？Mentor的ESA愿景是解決這方面的問(wèn)題。

Synopsys指出,，從國(guó)際上來(lái)看,，設(shè)計(jì)挑戰(zhàn)是：設(shè)計(jì)成本越來(lái)越高，而且最大的成本支出來(lái)自軟件和認(rèn)證,，需要EDA供應(yīng)商和代工廠一起來(lái)解決,。二是從芯片設(shè)計(jì)到仿真、驗(yàn)證再到流片,，軟件和驗(yàn)證的時(shí)間占了流程大一大半，需要著力提升效率,。三是低功耗設(shè)計(jì),。中國(guó)大陸IC設(shè)計(jì)業(yè)面臨著三個(gè)挑戰(zhàn)：需要好的IP，上市時(shí)間更快,，成本更低,。

有人擔(dān)心IP用多了，fabless公司可能會(huì)淪為組裝公司,。IP年?duì)I業(yè)額2．5億美元的Synopsys認(rèn)為,，實(shí)際上，整個(gè)系統(tǒng)怎么去驗(yàn)證等也很重要,，只有該項(xiàng)目的設(shè)計(jì)人員才知道這個(gè)芯片到底要實(shí)現(xiàn)什么樣的功能,，才可做好驗(yàn)證；另外,，軟硬件協(xié)同驗(yàn)證等方面也很復(fù)雜,，因?yàn)楝F(xiàn)在整個(gè)系統(tǒng)在一塊芯片（SoC）上了。再有,，這五年將發(fā)生一個(gè)變化：最近Conexant（科勝訊公司）推出的一款芯片有一百萬(wàn)行軟件代碼,，但fabless設(shè)計(jì)該芯片大概沒(méi)有一百萬(wàn)行的RTL（寄存器傳送級(jí)）代碼,，所以芯片的軟件比硬件更復(fù)雜。但這些芯片里的軟件不是外面的應(yīng)用軟件公司所做,，而是芯片廠商自己做的,。

■ 寫(xiě)在后面

EDA是IC 設(shè)計(jì)必需的、也是最重要的武器,。隨著IC設(shè)計(jì)復(fù)雜度的提升,，新工藝的發(fā)展，EDA行業(yè)有非常大的發(fā)展空間,。EDA行業(yè)需求的人才主要是工具軟件開(kāi)發(fā)人才,，工藝及器件背景的工程師、熟悉IC設(shè)計(jì)流程的工程師,、數(shù)學(xué)專業(yè)人才,、應(yīng)用及技術(shù)支持人和銷(xiāo)售類(lèi)人才，就業(yè)面相對(duì)窄,，但穩(wěn)定性非常高,。你對(duì)EDA行業(yè)了解多少呢？歡迎在評(píng)論區(qū)留言,。