文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.172175
中文引用格式： 唐然,，吳虹，程樹軍,，等. 帶通采樣星載AIS非相干接收機(jī)的FPGA實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用,，2018，44(1)：33-36.
英文引用格式： Tang Ran,，Wu Hong,，Cheng Shujun，et al. FPGA implementation of satellite based AIS non-coherent receiver with bandpass sampling[J]. Application of Electronic Technique,，2018,，44(1)：33-36.
0 引言
AIS系統(tǒng)是一種船舶交通信息交換系統(tǒng)，船載AIS設(shè)備不斷發(fā)送自身信息,，如航向,、噸位等，用以領(lǐng)航調(diào)度,、避免碰撞,。隨著海運(yùn)貿(mào)易的高速增長(zhǎng)，迫切需要建立對(duì)大片海域船舶動(dòng)態(tài)的實(shí)時(shí)監(jiān)控系統(tǒng),，衛(wèi)星平臺(tái)因覆蓋范圍廣而受到重視,。加拿大等國家相繼發(fā)射載有AIS信號(hào)接收設(shè)備的衛(wèi)星[1]。AIS系統(tǒng)采用高斯濾波最小頻移鍵控(Gaussian Filtered Minimum Shift Keying,，GMSK)調(diào)制,，可以通過相干方式或非相干方式解調(diào)。相干解調(diào)具有較好的抗噪聲性能[2],，但是需要準(zhǔn)確恢復(fù)載波頻率,，而載有AIS設(shè)備的近地衛(wèi)星軌道高度一般在500 km左右，多普勒頻移可達(dá)±4 kHz,，因此精確的載波恢復(fù)比較困難,；非相干解調(diào)主要采用鑒頻器，從接收GMSK信號(hào)中提取頻率的變化信息,，因此對(duì)頻偏不敏感且結(jié)構(gòu)簡(jiǎn)單,，在很多GMSK移動(dòng)通信系統(tǒng)中得到了應(yīng)用[3-4]，如GSM,。目前,，AIS接收機(jī)射頻端多采用一級(jí)或二級(jí)下變頻方案[5-6]，這種方案使射頻前端硬件比較復(fù)雜,，硬件成本高,。鑒于AIS信號(hào)是窄帶信號(hào)，因此本文設(shè)計(jì)中對(duì)接收到的射頻信號(hào)直接帶通采樣,，以簡(jiǎn)化接收機(jī)硬件結(jié)構(gòu),。
本文主要工作如下：在Xilinx xc4vlx80 FPGA上設(shè)計(jì)了基于帶通采樣的AIS非相干解調(diào)軟件接收機(jī),，設(shè)計(jì)文件通過綜合映射后下載到FPGA中，以實(shí)際AIS信號(hào)源作為測(cè)試信號(hào),，通過嵌入式邏輯分析工具Chipscope在PC上觀察FPGA內(nèi)部信號(hào)來驗(yàn)證設(shè)計(jì),，并給出了硬件資源消耗。
1 GMSK信號(hào)調(diào)制和非相干解調(diào)原理
AIS信號(hào)是GMSK調(diào)制信號(hào),，其調(diào)制和非相干解調(diào)過程如圖1所示,。
發(fā)射端比特脈沖為：
比特流d(t)通過帶寬時(shí)間積(Bandwidth-Time product，BT)為BbTb的高斯濾波器進(jìn)行脈沖成型,。Bb為高斯濾波器的3 dB帶寬,，Tb為比特速率。高斯成型濾波器的沖激響應(yīng)為：
式中*表示卷積運(yùn)算,。最后通過電壓/頻率(V/F)轉(zhuǎn)換,，形成調(diào)頻信號(hào)并調(diào)制到規(guī)定頻段發(fā)射出去。
對(duì)于非相干解調(diào)的接收機(jī),，首先將接收信號(hào)進(jìn)行正交下變頻,，濾除高頻分量和帶外噪聲后得到基帶正交信號(hào)I(t)、Q(t),，再通過下式進(jìn)行頻率/電壓(F/V)轉(zhuǎn)換：
2 AIS接收機(jī)的FPGA設(shè)計(jì)
帶通采樣AIS非相干接收機(jī)系統(tǒng)結(jié)構(gòu)如圖2所示,。
2.1 帶通采樣率
AIS信號(hào)有A,、B兩個(gè)發(fā)射頻點(diǎn),，分別為161.975 MHz和162.025 MHz，數(shù)據(jù)速率Rb為9.6 kb/s,，帶寬不超過25 kHz,，接收機(jī)射頻前端的帶通濾波器(Band Pass Filter，BPF)中心頻率為162 MHz,，帶寬為250 kHz,，因此可對(duì)BPF輸出射頻信號(hào)直接采樣。理論上ADC的帶通采樣頻率fS1只要滿足下式即可：
式中,，B為BPF的帶寬,，fH為采樣信號(hào)的最高頻率成分，[]表示取不超過該數(shù)的最大整數(shù),。采樣頻率越小,，對(duì)FPGA的處理速度要求就越低。但實(shí)際系統(tǒng)中由于BPF過渡帶的緩變特性,，一些邊帶噪聲不能被完全抑制,，當(dāng)采樣頻率過小時(shí)，采樣得到的信號(hào)頻譜周期重疊次數(shù)過多,，導(dǎo)致更多的噪聲疊加到有用信號(hào)上,。因此,，本系統(tǒng)采用的采樣時(shí)鐘頻率為fS1=24 MHz。帶通采樣后AIS信號(hào)中心頻率fC1可通過下式計(jì)算：
2.2 兩級(jí)數(shù)字下變頻結(jié)構(gòu)
系統(tǒng)中FPGA和ADC共用時(shí)鐘源,，F(xiàn)PGA系統(tǒng)主頻為fSYS=24 MHz,。天線接收的AIS信號(hào)經(jīng)過低噪放和帶通濾波，再經(jīng)過14 bit ADC采樣后,，輸入FPGA,。輸入FPGA的AIS信號(hào)中心頻率fC1=6 MHz、采樣率fS1=24 MHz,、帶寬為250 kHz,。由于信號(hào)帶寬遠(yuǎn)小于采樣頻率，可以進(jìn)行下變頻和降采樣處理,，以減輕后級(jí)處理壓力,。首先將采樣信號(hào)與FPGA內(nèi)數(shù)控振蕩(NCO)IP核產(chǎn)生的位寬為10 bit、頻率fO1=6 MHz的正弦信號(hào)進(jìn)行混頻,，再通過數(shù)據(jù)位寬為16 bit,、截止頻率為100 kHz的51階低通濾波器，濾除高頻成分,；再對(duì)低通信號(hào)進(jìn)行48倍降采樣,，得到的數(shù)據(jù)速率為500 kHz、中心頻率為±25 kHz(A,、B兩個(gè)發(fā)射頻點(diǎn))的AIS信號(hào),；再將該信號(hào)與NCO產(chǎn)生的位寬為10 bit、頻率fO2=25 kHz的正弦信號(hào)進(jìn)行混頻,，再通過數(shù)據(jù)位寬為16 bit,、截止頻率為25 kHz的51階低通濾波器來濾除高頻分量，得到包含多普勒頻偏(小于4 kHz)的基帶正交信號(hào),。
采用這種兩級(jí)下變頻的好處,，除了可以降低采樣速率，減輕FPGA處理壓力外,，還可以減少邏輯資源消耗,。如果對(duì)采樣率為fS1=24 MHz的信號(hào)直接進(jìn)行正交數(shù)字下變頻，由于混頻后的FIR低通濾波器驅(qū)動(dòng)時(shí)鐘頻率(即系統(tǒng)主頻fSYS=24 MHz)和輸入濾波器的混頻信號(hào)數(shù)據(jù)速率(即采樣率為fS1=24 MHz)相同,，那么FIR濾波器IP核經(jīng)過綜合后,，需要26個(gè)乘法器。而正交下變頻需要兩個(gè)低通濾波器,，因此共需要26×2=52個(gè)乘法器,；采用兩級(jí)下變頻方案時(shí)，一級(jí)混頻后的濾波器同樣需要26個(gè)乘法器,，降采樣后,，輸入濾波器的混頻信號(hào)數(shù)據(jù)速率降為fS2=500 kHz,，而驅(qū)動(dòng)時(shí)鐘不變，仍為fSYS=24 MHz,，因此在輸入一個(gè)數(shù)據(jù)的周期內(nèi),，最多可以復(fù)用該乘法器fSYS/fS2=48次，大于51階FIR濾波器所需要的26個(gè)乘法器,，所以正交下變頻后的濾波器經(jīng)綜合,，僅需1個(gè)乘法器即可，如圖3所示,。兩級(jí)下變頻中需要3個(gè)低通濾波器(如圖2所示),，然而需要的乘法器個(gè)數(shù)僅為26+1×2=28個(gè)。
2.3 數(shù)字鑒頻以及后檢測(cè)濾波
對(duì)正交下變頻得到的基帶正交信號(hào)進(jìn)行式(6)所示的數(shù)字鑒頻操作,，提取頻率信號(hào),。數(shù)字鑒頻器的硬件主要由延時(shí)模塊、乘法器,、除法器,、加法器和減法器構(gòu)成。由于理論上數(shù)字鑒頻是非線性操作,，對(duì)噪聲十分敏感,，輸出中會(huì)包含高頻的噪聲分量，因此有必要對(duì)鑒頻器輸出進(jìn)行后檢測(cè)低通濾波,。圖4是在MATLAB中,，仿真采用不同截止頻率的低通濾波器時(shí)AIS解調(diào)的誤碼率曲線，橫坐標(biāo)為信號(hào)功率和噪聲功率比值,。由圖中可以看出,，低通濾波器的截止頻率Bo為0.4Rb(Rb為AIS比特速率)時(shí)，誤碼性能最好,。因此，F(xiàn)PGA中后檢測(cè)濾波的帶寬設(shè)為0.4Rb=0.4×9.6 kb/s=3.84 kHz,。
3 AIS信號(hào)解調(diào)實(shí)際測(cè)試
在Xilinx開發(fā)環(huán)境ISE13.2中設(shè)計(jì)AIS接收機(jī)各模塊,，將設(shè)計(jì)好的模塊進(jìn)行綜合、映射,、布局布線,，生成下載文件。并調(diào)用Chipscope嵌入式邏輯分析儀IP核,，通過JTAG仿真器來連接FPGA和PC,，以便實(shí)時(shí)觀察FPGA內(nèi)部信號(hào)。利用實(shí)際AIS信號(hào)源作為測(cè)試信號(hào),，用同軸線將AIS信號(hào)源輸出連接到模數(shù)轉(zhuǎn)換器AD9246輸入,，帶通采樣信號(hào)讀入FPGA進(jìn)行解調(diào),。觀察到各級(jí)信號(hào)如圖5所示。在圖5(d)中可以看到A,、B兩個(gè)不同頻點(diǎn)AIS信號(hào)的24比特位同步序列00110011…0011以及幀起始標(biāo)志01111110,。設(shè)計(jì)所占用的Slice數(shù)為231，僅占總資源數(shù)的1%,。
4 結(jié)束語
本文根據(jù)GMSK信號(hào)的非相干解調(diào)原理,，在Xilinx FPGA上設(shè)計(jì)了帶通采樣的AIS非相干接收機(jī)，利用AIS窄帶信號(hào)的特點(diǎn),，采用兩級(jí)下變頻方案,，將數(shù)據(jù)速率降至合理范圍，減輕FPGA處理壓力,，同時(shí)也大大減少了低通濾波器對(duì)硬件邏輯資源的消耗,；在MATLAB中進(jìn)行了AIS解調(diào)的理論仿真，設(shè)置了一個(gè)最優(yōu)的數(shù)字鑒頻后檢測(cè)濾波器截止頻率,，以抑制實(shí)際環(huán)境中的噪聲干擾,；最后在硬件系統(tǒng)上對(duì)設(shè)計(jì)的接收機(jī)進(jìn)行了測(cè)試，并觀察到解調(diào)出的A,、B兩個(gè)頻點(diǎn)的基帶信號(hào),。該設(shè)計(jì)消耗的邏輯資源不到器件總資源數(shù)的1%，可以為AIS接收機(jī)小型化,、批量化生產(chǎn)提供參考,。
參考文獻(xiàn)
[1] 潘寶鳳，梁先明.星載AIS接收系統(tǒng)設(shè)計(jì)及關(guān)鍵技術(shù)[J].電訊技術(shù),，2011,，51(5)：1-5.
[2] ISHIZUKA M，YASUDA Y.Improved coherent detection of GMSK[J].IEEE Transactions on Communication,，1984,，32(3)：308-311.
[3] SIMON M K，WANG C C.Differential versus limiter-discriminator detection of narrowband FM[J].IEEE Transactions on Communication,，1983,，31(11)：1227-1234.
[4] ELNOUBI S M.Analysis of GMSK with discriminator detection in mobile radio channels[J].IEEE Transactions on Vehicular Technology，1996,，35(2)：71–76.
[5] 王浩軍,，劉篤仁.AIS系統(tǒng)中VHF數(shù)傳電臺(tái)接收系統(tǒng)的設(shè)計(jì)[J].電子元器件應(yīng)用，2008,，10(8)：36-39.
[6] 王祥杰.AIS接收機(jī)射頻前端電路的設(shè)計(jì)與實(shí)現(xiàn)[D].大連：大連海事大學(xué),，2014.