一種機(jī)載高分辨率圖像實(shí)時(shí)壓縮系統(tǒng)的設(shè)計(jì) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大小:301 K | |
標(biāo)簽: FPGA | |
所需積分:0分積分不夠怎么辦,? | |
文檔介紹:為解決機(jī)載高分辨率圖像的實(shí)時(shí)壓縮問(wèn)題,提出了一個(gè)基于FPGA+PowerPC的高分辨率圖像實(shí)時(shí)壓縮系統(tǒng)的設(shè)計(jì)方案,。本系統(tǒng)主控采用PowerPC 處理器,,壓縮芯片采用ADV202,用FPGA實(shí)現(xiàn)圖像數(shù)據(jù)流程中各個(gè)環(huán)節(jié)控制,,最終輸出數(shù)據(jù)為高性能的靜止圖像壓縮標(biāo)準(zhǔn)JPEG2000格式,。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分,;重復(fù)下載不扣分,,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2