基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測(cè)試 | |
所屬分類(lèi):技術(shù)論文 | |
上傳者:wwei | |
文檔大?。?span>6459 K | |
標(biāo)簽: FPGA SGMII 以太網(wǎng) | |
所需積分:0分積分不夠怎么辦,? | |
文檔介紹:嵌入式處理器受功耗、尺寸,、成本限制,,一般集成1個(gè)或2個(gè)以太網(wǎng)控制器,不能滿(mǎn)足某些特定現(xiàn)場(chǎng)對(duì)多路以太網(wǎng)數(shù)據(jù)同時(shí)傳輸?shù)男枨?。提出一種基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的以太網(wǎng)設(shè)計(jì),,利用FPGA高速、并行處理優(yōu)勢(shì),,集成的串行/解串器(SerDes)資源情況,擴(kuò)展出多路以太網(wǎng)接口進(jìn)行數(shù)據(jù)同時(shí)收發(fā),。與外部物理層(PHY)芯片通信采用串行以太網(wǎng)(SGMII)接口,,可以有效減少印制線路板(PCB)尺寸和布線數(shù)量。提出一種針對(duì)底層鏈路傳輸可靠性的多級(jí)測(cè)試方法,,最終通過(guò)上板調(diào)試驗(yàn)證,,12路以太網(wǎng)接口在1 000 Mb/s速率下傳輸穩(wěn)定、數(shù)據(jù)無(wú)誤碼,。 | |
現(xiàn)在下載 | |
VIP會(huì)員,,AET專(zhuān)家下載不扣分;重復(fù)下載不扣分,,本人上傳資源不扣分,。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2