《電子技術應用》
您所在的位置：首頁 > 通信與網絡 > 設計應用 > 三維電磁仿真在25 Gbps串行收發(fā)通道設計中的應用方法
三維電磁仿真在25 Gbps串行收發(fā)通道設計中的應用方法
2018年電子技術應用第8期
劉明陽,，李勇量
安那絡器件（中國）有限公司,，北京100192
摘要： 高速串行收發(fā)信道設計問題在5G通信以及數據中心的設計中越來越受到重視,。通過25 Gbps串行多通道收發(fā)器PCB設計工程實例，從而分析工程實現過程中遇到的過孔設計,、阻抗匹配以及通道串擾等信號完整性問題，采用Cadence Sigrity全波三維電磁仿真的方法和鏈路仿真方法,，有針對性地在工程實現的不同階段為問題的解決提供不同的策略方法,，提升了設計與仿真優(yōu)化的效率，縮短了從設計到量產的時間,。
中圖分類號： TN914.3
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.189019
中文引用格式： 劉明陽,，李勇量. 三維電磁仿真在25 Gbps串行收發(fā)通道設計中的應用方法[J].電子技術應用，2018,，44(8)：24-26,，30.
英文引用格式： Liu Mingyang,，Li Yongliang. Using 3D-EM simulator to help design 25 Gbps SERDES channel[J]. Application of Electronic Technique，2018,，44(8)：24-26,，30.
Using 3D-EM simulator to help design 25 Gbps SERDES channel
Liu Mingyang，Li Yongliang
Analog Devices Inc.,，Beijing 100192,，China
Abstract： Design of high speed serializer/deserializer(SERDES) channel is becoming more and more important in 5G commutation and data center. In this paper, an engineering example SERDES channel is used to illustrate the strategy and method to help solve the issues in different stage of design process. By Cadence Sigrity 3D EM simulator and link simulator, via structure design and optimization, impedance matching and crosstalk issues are well handled. Consequently, it improves efficiency of design and optimization and shortens the period from design to production.
Key words : EM simulation；high speed,；via,；signal integrity

0 引言

    隨著高速串行解串(SERDES)收發(fā)器的速率不斷提高，小型化以及高集成度的要求提高,，使用三維電磁全波仿真工具對電氣互聯的信號完整性的設計變得尤為重要[1-3],。圖1中為典型的SERDES走線。與單一傳輸線的結構不同,，如圖中所示,，在芯片與PCB的連接處，連接器與PCB的連接處,，全波電磁仿真工具可以提供精確的模型以及場分布的計算,，從而幫助通道信號完整性的設計。

wdz6-t1.gif

    信號完整性設計分為兩個階段：布線前與完成布線后,。通過三維模型仿真能力可以在布線前對比不同方案的仿真結果指導布線,；在完成布線后，通過對布線的三維電磁建模,，評估設計方案的性能指標,。本文通過25 Gbps SERDES設計的工程實例，分析芯片與PCB的連接處的設計要點,，在布線前,、后的設計過程中，通過應用三維電磁仿真以及通道仿真確保滿足設計需求,。

1 高速SERDES的介紹

    在典型的數據通信應用中,，信號鏈路通常由數字基帶模塊、數模/模數轉換模塊以及射頻前端模塊組成,。而高速串行收發(fā)模塊作為信號通路連接數字基帶與轉換器模塊[4-6],。隨著對鏈路中數據吞吐量的需求的不斷提升，寬帶和高速數據轉換器應用,，需要不斷地提升串行收發(fā)模塊的數據速率,。通信應用中的典型信號鏈路如圖2所示。

wdz6-t2.gif

    為保證數據在鏈路收發(fā)過程中的誤碼率低于或等于10-15,，電子器件工程聯合會(JEDEC)發(fā)布了JESD204標準[7-8],。該標準被廣泛應用在無線通信,、雷達系統(tǒng)、軟件定義無線電,、便攜設備以及醫(yī)療設備中,。2018年發(fā)布的C類標準（JESD204C）將鏈路的最大速率由B類標準（JESD204B）的12.5 Gbps擴展到32 Gbps。在單位時間內恒定的數據量的情況下,，傳輸速率的提升意味著更少的互聯通道,，從而減小了系統(tǒng)實現所需的空間，節(jié)約了成本,，同時也便于系統(tǒng)的小型化設計,。

    在SERDES仿真中，需要通道模型,、收發(fā)端芯片模型,。隨著數據速率的提升，則需要更多的參數模型,，例如抖動,、串擾以及電源噪聲。數據速率的提升也帶動了SERDES的發(fā)展,。為了支持更高的數據速率,，SERDES集成了均衡技術，例如離散時間均衡,、連續(xù)時間均衡、判決反饋均衡以及不同種類的時鐘恢復電路,，如圖3所示,。

wdz6-t3.gif

    在JESD204C的標準中，定義了JESD204C的面向對象模型(JCOM)作為EDA工具輔助SERDES通道的仿真,。JCOM集成了均衡,、時鐘恢復、抖動,、串擾,、電源噪聲等參數，具有精確,、自定義芯片模型(Custom Device Models),、知識產權(IP)保護等特點[9]。JCOM的仿真結果以品質因數的形式給出,。

2 高速SERDES的仿真

2.1 布線前仿真

    對于球狀矩陣排列（BGA）封裝的高速SERDES的扇出,，在布線之前，為了提升芯片上通道之間的隔離度,，使用了新的扇出方式,，需要電磁仿真驗證新的SERDES 通道布線方法,。

    對于SERDES通道在PCB上的走線，有兩種可選的方式：

    (1)使用帶背鉆的過孔,，從PCB的第一層到PCB的第三層,，之后在PCB第三層走一小段距離之后，再使用背鉆過孔,，回到PCB第一層,。

    (2)使用通孔從PCB第一層到PCB的底層。

    對兩種方案進行建模分析,，如圖4所示,。通過對比兩種方案的的阻抗連續(xù)性圖，如圖5所示,，可知方案二的阻抗連續(xù)性優(yōu)于方案一的阻抗連續(xù)性,，因此第二種方案是優(yōu)選的。通過對比兩種方案的模型可知,，背鉆（back drilling）后會留下過孔殘樁（stub）,，如圖6所示，從而惡化阻抗的連續(xù)性,。

wdz6-t4.gif

wdz6-t5.gif

wdz6-t6.gif

2.2 布線后仿真

    在完成布線后,，選用了18層100 mil厚的PCB。在走線的過程中,，遇到了以下的問題：

    (1)由于BGA扇出位置空間有限,，使用“地-信號-信號-地”的方式的過孔從PCB的頂層到底層扇出的過程中，地過孔的相對位置必須被折彎,，如圖7所示,，這就需要通過仿真來確定過孔參數，從而得到差分100 Ω的過孔,。

wdz6-t7.gif

    (2)彎折的過孔會導致并排扇出的SERDES通道之間的串擾增大,。

    (3)設計中的差分過孔的參數為5 mil的直徑，但加工中對于100 mil厚的PCB,，至少使用6 mil的過孔,。使用6 mil的過孔會導致SERDES通道走線阻抗不匹配，從而也會增大通道之間的串擾問題,。

    為了評估通道的性能,，使用三維全波電磁仿真工具對通道進行建模，在抽取多通道的S參數之后,，使用SERDES通道仿真方法,，比如JCOM仿真等方法衡量通道信號質量。

2.2.1 過孔的三維建模與仿真

    為了設計扇出位置的差分100 Ω過孔,，將過孔進行三維建模,，并且優(yōu)化過孔參數,，仿真結果如圖8所示。根據仿真結果可知,，5 mil的過孔孔徑為優(yōu)選值,，但對于100 mil厚的PCB，最小可選孔徑為6 mil,，因此6 mil孔徑為最終的設計值,。然而6 mil的孔徑會帶來11.5 Ω的阻抗失配，因此需要通道仿真驗證過孔的失配SERDES性能的影響,。

wdz6-t8.gif

2.2.2 SERDES通道的建模與仿真

    為了驗證過孔的阻抗不連續(xù)以及多通道之間串擾對通道性能的影響,，對SERDES通道進行建模，如圖9所示,。通道由3部分組成：發(fā)射端和接收端的扇出過孔以及PCB走線,。考慮到過孔孔徑的加工誤差,，最終結果將包括5 mil,、6 mil和7 mil的孔徑的仿真結果，如表1所示,。

wdz6-t9.gif

wdz6-b1.gif

    在完成通道仿真后,，結合SERDES芯片JCOM模型進行鏈路的仿真。發(fā)送端具有3階離散線性均衡（FFE）,；接收端具有最大9 dB連續(xù)時間線性均衡(CTLE)以及3階判據反饋均衡(DFE),，仿真結果如表2所示。

wdz6-b2.gif

    在JESD204的C類標準中,，如果JCOM的仿真結果的品質因數超過2 dB,，則認為通道符合設計規(guī)范的要求。根據表2中的結果可知,，在7 mil孔徑及有串擾的情況下，通道品質因數為3.82 dB,，高于設計規(guī)范的要求,，因此可以認為通道的設計滿足在25 Gbps速率下10-15鏈路誤碼率的要求。

3 結論

    通過25 Gbps的SERDES鏈路設計的實例,，介紹了如何應用三維電磁仿真工具以及鏈路仿真工具,，在SERDES通道設計的不同階段提供設計指導。

    在布線前,，通過對設計方案進行三維電磁建模,，選擇使用從頂層到底層的過孔作為扇出方案。在完成布線后,，對通道進行三維電磁建模,，找到過孔設計的最優(yōu)值,，但是最優(yōu)值無法工程實現。采用工程可實現的優(yōu)選值,，又無法直接衡量其應用的風險,。通過JCOM的鏈路仿真，驗證優(yōu)選值可以滿足JESD204C的規(guī)范要求,。

參考文獻

[1] SATHANUR A V,，JANDHYALA V，BRAUNISCH H.A hierarchical simulation flow for return-loss optimization of microprocessor package vertical interconnects[J].IEEE Transactions on Advanced Packaging,，2010,，33(4)：1021-1033.

[2] WU B，TSANG L.Signal integrity analysis of package and printed circuit board with multiple vias in substrate of layered dielectrics[J].IEEE Transactions on Advanced Packaging,2010,，33(2)：510-516.

[3] Ye Chunfei,，Wu Boping.Micro-via structure design for high performance integrated circuits：US，7649265[P].2010-01-19.

[4] HUANG C C,，LIN W C.A radio transceiver architecture for coexistence of 4G-LTE and 5G systems used in mobile devices[C].2017 IEEE MTT-S InternationalMicrowave Symposium(IMS).IEEE,，2017：2056-2058.

[5] DAHLMAN E.5G：wireless access of the future[C].Optical Fiber Communications Conference and Exhibition(OFC)，2017.IEEE,，2017：1-32.

[6] FLOYD B,，SARKAR A，GREENE K,，et al.Toward efficient,reconfigurable, and compact beamforming for 5G millimeter-wave systems[C].Bipolar/BiCMOS Circuits and Technology Meeting(BCTM),，2017.IEEE，2017：66-73.

[7] JEDEC.JESD204 standard for serial data converters.Revision C[S].

[8] DMITRIEV-ZDOROV V,，FILIP C,，FERRY C，et al.BER-and COM-way of channel compliance evaluation: what are the sources of difference?[M].DesignCon,，2016.

[9] PABLO A,，DMITRIEV-ZDOROV V，et al.JCOM is setting new goals: accuracy, custom device models,，IP protection, advance optimization methods[M].DesignCon,，2018.



作者信息:

劉明陽，李勇量

（安那絡器件（中國）有限公司,，北京100192）

此內容為AET網站原創(chuàng),，未經授權禁止轉載。