Altera 公司今天發(fā)布其Stratix 10 FPGA和SoC體系結(jié)構(gòu)和產(chǎn)品細(xì)節(jié),，這一下一代高端可編程邏輯器件在性能,、集成度、密度和安全特性方面實(shí)現(xiàn)全面突破,，勢(shì)必將云時(shí)代的網(wǎng)絡(luò)通信技術(shù)推向又一個(gè)巔峰,。

　　Stratix 10 FPGA和SoC采用了Altera革命性的HyperFlex FPGA架構(gòu),，由 Intel 14 nm三柵極工藝技術(shù)制造，內(nèi)核性能是前一代FPGA的2倍,。業(yè)界性能最好,、密度最高、具有先進(jìn)的嵌入式處理功能的FPGA與 GPU 級(jí)別浮點(diǎn)計(jì)算性能和異構(gòu)3D SiP集成特性相結(jié)合,，支持Altera客戶(hù)解決下一代通信,、數(shù)據(jù)中心、雷達(dá)系統(tǒng)、物聯(lián)網(wǎng)基礎(chǔ)設(shè)施和高性能計(jì)算系統(tǒng)中所遇到的設(shè)計(jì)挑戰(zhàn),。

　　Altera市場(chǎng)資深副總裁Danny Biran評(píng)論說(shuō)：“我們的Stratix 10 FPGA和SoC所具有的功能在業(yè)界是無(wú)與倫比的。Stra TI x 10 FPGA和SoC支持客戶(hù)采用FPGA以前無(wú)法想象的創(chuàng)新方式來(lái)設(shè)計(jì)其系統(tǒng),?！?/p>

　　HyperFlex體系結(jié)構(gòu)的“ 寄存器 無(wú)處不在”方法

　　Stratix 10 FPGA和SoC是第一款采用公司的HyperFlex新體系結(jié)構(gòu)的Altera器件，這是FPGA業(yè)界十多年來(lái)最顯著的架構(gòu)體系結(jié)構(gòu)創(chuàng)新,。HyperFlex體系結(jié)構(gòu)結(jié)合Intel 14 nm三柵極工藝的全工藝節(jié)點(diǎn)優(yōu)勢(shì),，內(nèi)核邏輯頻率比競(jìng)爭(zhēng)對(duì)手下一代高端FPGA高2倍。

　　HyperFlex體系結(jié)構(gòu)在所有內(nèi)核互聯(lián)布線段上引入了寄存器,，使得Stratix 10 FPGA和SoC能夠受益于成熟可靠的性能增強(qiáng)設(shè)計(jì)方法,，例如寄存器重新定時(shí)、流水線和其他設(shè)計(jì)優(yōu)化方法,。這些設(shè)計(jì)方法在傳統(tǒng)的FPGA體系結(jié)構(gòu)中是不可能實(shí)現(xiàn)的,。HyperFlex體系結(jié)構(gòu)幫助設(shè)計(jì)人員避免了關(guān)鍵通路和布線延時(shí)，其設(shè)計(jì)能夠迅速達(dá)到時(shí)序收斂,。內(nèi)核邏輯性能提高2倍后,，不需要很寬的數(shù)據(jù)通路，也不需要由于 時(shí)鐘 偏移導(dǎo)致的特殊設(shè)計(jì)結(jié)構(gòu),，極大的提高了器件利用率,，降低了功耗。HyperFlex體系結(jié)構(gòu)支持高性能設(shè)計(jì)降低邏輯面積要求,，功耗從而降低了70%,。請(qǐng)?jiān)L問(wèn)，了解更詳細(xì)的信息,。

　　異構(gòu)3D系統(tǒng)級(jí)封裝集成的新時(shí)代

　　Stratix 10 FPGA和SoC系列的所有型號(hào)都采用了異構(gòu)3D SiP集成技術(shù)高效經(jīng)濟(jì)的集成高密度單片F(xiàn)PGA內(nèi)核架構(gòu)（高達(dá)5.5M邏輯單元）以及其他先進(jìn)的組件,，從而提高了Stratix 10 FPGA和SoC的可擴(kuò)展性和靈活性。單片內(nèi)核架構(gòu)避免了使用多個(gè)FPGA管芯來(lái)提高密度的競(jìng)爭(zhēng)同構(gòu)器件的連接問(wèn)題,。Altera的異構(gòu)SiP集成技術(shù)是通過(guò)使用Intel的專(zhuān)用嵌入式多管芯互聯(lián)橋接（EMIB,，Embedded Multi-die Interconnect Bridge）技術(shù)實(shí)現(xiàn)的，與基于中介層的方法相比,，進(jìn)一步提高了性能,，降低了復(fù)雜度和成本，增強(qiáng)了信號(hào)完整性,。

　　初次發(fā)布的Stratix 10器件將使用EMIB來(lái)集成高速串行 收發(fā)器 和協(xié)議塊以及單片內(nèi)核邏輯,。通過(guò)異構(gòu)3D SiP方法實(shí)現(xiàn)高速協(xié)議和收發(fā)器，Altera將能夠快速交付Stratix 10器件型號(hào),，滿(mǎn)足不斷發(fā)展的市場(chǎng)需求,。例如，使用異構(gòu)3D SiP集成技術(shù)為Stratix 10器件提供了途徑來(lái)實(shí)現(xiàn)更高的收發(fā)器速率（56 Gbps）、新出現(xiàn)的調(diào)制格式（PAM-4）,、通信標(biāo)準(zhǔn)（PCIe Gen4,、多端口 以太網(wǎng) ），以及模擬和寬帶存儲(chǔ)器等其他功能,。

　　所有密度范圍的Stratix 10系列型號(hào)將會(huì)集成64位 ARM 四核Cortex-A53硬核處理器系統(tǒng)（HPS）,，具有豐富的外設(shè)特性，包括系統(tǒng)存儲(chǔ)器管理單元,、外部存儲(chǔ)器控制器,，以及高速通信接口等。隨著Stratix 10 SoC的推出,，Altera是唯一提供高端SoC FPGA的供應(yīng)商,，進(jìn)一步增強(qiáng)了其業(yè)界領(lǐng)先地位。這一通用計(jì)算平臺(tái)具有優(yōu)異的適應(yīng)能力,、性能,、功效、系統(tǒng)集成和設(shè)計(jì)效能,，適用于多種高性能應(yīng)用,。設(shè)計(jì)人員可以在高性能系統(tǒng)中使用Stratix 10 SoC實(shí)現(xiàn)硬件可視化，增加管理和監(jiān)視功能,，例如,，加速預(yù)處理、遠(yuǎn)程更新和調(diào)試,、配置,，以及系統(tǒng)性能監(jiān)視等。

　　全面的安全功能增強(qiáng)了對(duì)設(shè)計(jì)的保護(hù)

　　在高性能FPGA中,，Stratix 10 FPGA和SoC將會(huì)具有業(yè)界最全面的安全功能,。其核心是創(chuàng)新的安全設(shè)計(jì)管理器（SDM，Secure Design Manager）,，支持基于扇區(qū)的認(rèn)證和加密,、多因素認(rèn)證和物理不可克隆功能（PUF，physically unclonable function）技術(shù),。Altera與Athena集團(tuán)以及IntrinsicID合作,，為Stratix 10 FPGA和SoC提供了世界級(jí)加密加速和PUF IP。Stratix 10 FPGA和SoC的多層安全和分區(qū)IP保護(hù)特性非常優(yōu)異,，這一級(jí)別的安全特性使得該器件成為軍事,、云安全和物聯(lián)網(wǎng)基礎(chǔ)設(shè)施應(yīng)用的理想解決方案。

　　適用于Stratix 10 FPGA和SoC的En pi rion Powe rS oC

　　Stratix 10 FPGA和SoC由Altera的系列Enpirion PowerSoC電源解決方案提供供電,。Enpirion PowerSoC經(jīng)過(guò)優(yōu)化滿(mǎn)足了嚴(yán)格的性能和功率要求,，在最小的引腳布局中提高了效率,。

　　業(yè)界數(shù)百萬(wàn)LE設(shè)計(jì)能夠以最短時(shí)間達(dá)到時(shí)序收斂

　　Altera的 Quartus II中的Spectra-Q新引擎經(jīng)過(guò)設(shè)計(jì)發(fā)揮了HyperFlex體系結(jié)構(gòu)的性能、功率和面積優(yōu)勢(shì),，同時(shí)還提高了Stratix 10 FPGA和SoC設(shè)計(jì)人員的效能,，產(chǎn)品能夠更迅速面市。Q uart us II軟件的新功能將編譯時(shí)間縮短了8倍,，提供通用,、快速跟蹤設(shè)計(jì)輸入和置入式IP集成特性，支持OpenCL和其他高級(jí)設(shè)計(jì)流程,，延續(xù)了Altera軟件的領(lǐng)先優(yōu)勢(shì)。關(guān)于Spectra-Q引擎的更多信息,，請(qǐng)?jiān)L問(wèn),。

　　Stratix 10 FPGA和SoC技術(shù)規(guī)范：

• 單片管芯上有5百50萬(wàn)個(gè)邏輯單元

• 異構(gòu)3D SiP集成技術(shù)結(jié)合了具有高速收發(fā)器的FPGA架構(gòu)

• 144個(gè)收發(fā)器的串行帶寬是前一代的4倍

• 工作在1.5 GHz的64位四核ARM Cortex-A53硬核處理器子系統(tǒng)

• 硬核浮點(diǎn) DSP 支持單精度工作高達(dá)10 TFLOPS運(yùn)算性能

• 安全器件管理器：全面的高性能FPGA安全功能

• 業(yè)界領(lǐng)先的單事件干擾（SEU）探測(cè)和消除功能

• 從Arria 10 FPGA和SoC的引腳布局兼容移植途徑

• Altera Enpirion電源解決方案提高了功效，節(jié)省了電路板面積

• Intel 14 nm三柵極工藝技術(shù)