基于FPGA的數(shù)字信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大小：470 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦,？
文檔介紹：使用AD9854芯片和FPGA,，基于DDS理論設(shè)計(jì)并實(shí)現(xiàn)了多模式多波形雷達(dá)信號(hào)源。它可模擬LFM,、NLFM,、單頻、相位編碼等多種脈沖信號(hào)波形,，能有效驗(yàn)證脈沖壓縮與信號(hào)處理單元的工作性能,。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分,；重復(fù)下載不扣分,，本人上傳資源不扣分。