《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 一款6.4 ppm/℃的低功耗帶隙基準(zhǔn)設(shè)計(jì)
一款6.4 ppm/℃的低功耗帶隙基準(zhǔn)設(shè)計(jì)
2019年電子技術(shù)應(yīng)用第9期
潘鴻澤1,王東興1,,宋明歆2
1.哈爾濱理工大學(xué) 理學(xué)學(xué)院,,黑龍江 哈爾濱150080,;2.海南大學(xué),,海南 ???70228
摘要: 設(shè)計(jì)了一款低功耗帶隙基準(zhǔn),,通過引入在溫度超過某一溫度之后的漸變阻抗,,改善了帶隙基準(zhǔn)的溫漂值,同時對傳統(tǒng)的帶有運(yùn)放的帶隙做出了改進(jìn),,設(shè)計(jì)了一款低功耗的結(jié)構(gòu),。仿真結(jié)果表明,在電源5 V供電情況下,,總體功耗為1.2 μW,在溫度范圍-40 ℃~150 ℃,,溫漂為6.40 ppm/℃,。
中圖分類號: TN433
文獻(xiàn)標(biāo)識碼: A
DOI:10.16157/j.issn.0258-7998.190451
中文引用格式: 潘鴻澤,王東興,,宋明歆. 一款6.4 ppm/℃的低功耗帶隙基準(zhǔn)設(shè)計(jì)[J].電子技術(shù)應(yīng)用,,2019,45(9):46-49.
英文引用格式: Pan Hongze,,Wang Dongxing,,Song Mingxin. A 6.4 ppm/℃ and low power consumption bandgap voltage reference[J]. Application of Electronic Technique,2019,,45(9):46-49.
A 6.4 ppm/℃ and low power consumption bandgap voltage reference
Pan Hongze1,,Wang Dongxing1,Song Mingxin2
1.School of Sciences,,Harbin University of Science and Technology,,Harbin 150080,China,; 2.Hainan University,,Haikou 570228,China
Abstract: This paper proposed an innovative CMOS bandgap reference with both low current consumption and high precision over a wide temperature range. The proposed bandgap reference was designed using a standard 0.18 μm CMOS technology. The high precision method can make impedance varied with temperature. While the temperature is rising, the increased impedance can compensate the nonlinear of Vbe. And by improving the structure of conservative bandgap reference, current consumption was extremely shrunk. Measured results have shown the temperature coefficient is 6.4 ppm/℃ over a wide range of -40 ℃~150 ℃. The total power consumption is 1.2 μW while the voltage supply is 5 V.
Key words : bandgap reference,;low current consumption,;high precision;varied impedance

0 引言

    帶隙基準(zhǔn)作為模擬電路中的重要的組成模塊,,應(yīng)用于很多領(lǐng)域,,如數(shù)據(jù)轉(zhuǎn)換器、線性穩(wěn)壓器,、DC-DC轉(zhuǎn)換器,、存儲器等。低功耗低溫漂已成為帶隙基準(zhǔn)設(shè)計(jì)中的熱點(diǎn)與難點(diǎn),。在以往的研究中,,多數(shù)設(shè)計(jì)僅實(shí)現(xiàn)其中一個方面[1-3]。一些低功耗的設(shè)計(jì),,其溫度系數(shù)較差或溫度范圍較窄,;一些高精度的設(shè)計(jì)則往往伴隨著復(fù)雜的電路結(jié)構(gòu)與高功耗。本文設(shè)計(jì)了一款低功耗且低溫漂的帶隙基準(zhǔn)結(jié)構(gòu),。

1 傳統(tǒng)帶隙基準(zhǔn)

    傳統(tǒng)帶隙基準(zhǔn)如圖1所示,,圖中由MN3、MN2,、MP5與MP6構(gòu)成啟動電路,,當(dāng)電路中存在0的簡并點(diǎn)時,運(yùn)放輸入端為低電位而輸出端為高電位,,此時電流為0,,MP3漏極為低電位使得MN3關(guān)斷并在其漏極形成高電位,通過反向器控制MP6導(dǎo)通注入電流,,使得整個環(huán)路開啟,,開啟后MN3導(dǎo)通使得MP6關(guān)斷。

wdz4-t1.gif

    環(huán)路正常工作時,,由運(yùn)放輸入端鉗制Q1的發(fā)射極與電阻R0的上端電位相等,,降落在R0的壓降可以表示為:

    wdz4-gs1.gif

    其中ΔVbe為雙極性晶體管Q0與Q1的發(fā)射極電位差,N為Q0與Q1的比值,。此電位差具有正的溫度系數(shù),,且電流復(fù)制到MP3的漏級,在電阻R1上的壓降為:

wdz4-gs2-5.gif

    η為工藝參數(shù),,x為電流依賴于溫度的階數(shù),,Tr為參考溫度,恒流下Vbe隨溫度的變化曲線如圖2所示,。

wdz4-t2.gif

    由式(4)與式(5)可得:

    wdz4-gs6.gif

    若令式(3)中:

    wdz4-gs7.gif

則在溫度Tr附近表現(xiàn)為零溫度系數(shù),,而在此溫度Tr前表現(xiàn)為正溫度特性,在溫度Tr后表現(xiàn)為負(fù)溫度特性,。故傳統(tǒng)帶隙基準(zhǔn)曲線為拋物線型,。

2 低溫漂低功耗實(shí)現(xiàn)方法

    在傳統(tǒng)的帶隙基準(zhǔn)設(shè)計(jì)當(dāng)中,由于運(yùn)放消耗了大量的電流,,可以通過圖3的方式降低功耗,,并通過引入隨溫度變化的阻抗降低溫漂。圖中MN6,、MN7,、MP8,、MP9構(gòu)成啟動電路,由MN/P1,、MN/P2,、MN/P3、MN/P4構(gòu)成電流鏡結(jié)構(gòu)使得MN1,、MN2源極電位相等,,以此減少了大量的支路節(jié)省了電流。

wdz4-t3.gif

    圖3中的MP7管與一串串聯(lián)的二極管及MN5實(shí)現(xiàn)了隨溫度漸變的阻抗,,當(dāng)采取足夠多的N個二極管串聯(lián)時,,忽略MP7的阻抗,則每個二極管分壓為VDD/N,,使得每個二極管的分壓小于其開啟電壓,,而二極管的內(nèi)建電勢差,即開啟電壓可以表示為:

wdz4-gs8-10.gif

    可見結(jié)電壓隨溫度線性的減小,,系數(shù)約為-2 mV/℃,,則在此電路中,由下向上的第n個二極管表現(xiàn)為-2n mV/℃的溫度特性,。

    綜上所述,當(dāng)溫度較低時每個二極管壓降恒定為VDD/N,,當(dāng)溫度達(dá)到一定值使得二極管開啟時,,此時二極管壓降隨溫度線性地下降。圖4為圖3中串聯(lián)二極管各節(jié)點(diǎn)的溫度掃描仿真結(jié)果,。

wdz4-t4.gif

    在圖3中R2為一阻值較小的電阻,,其上壓降較小,故MN5工作在深線性區(qū),,此時的MN5阻抗可以表達(dá)為:

    wdz4-gs11.gif

    此阻抗可以近似為VGS的一元函數(shù),,當(dāng)VGS減小時,阻值變大,。

    將二極管P端的電位作為此線性區(qū)MOS的控制信號,,則可以實(shí)現(xiàn)阻抗在超過某一溫度后逐漸增大,而在此溫度之前保持不變,。通過對此MOS管的寬長比設(shè)計(jì)可以控制阻值的變化率,。隨著VGS的減小,Ron的進(jìn)一步增大,,而Ron與R2的串聯(lián)整體阻抗將不會超過R2,,忽略亞閾值效應(yīng),即:

     wdz4-gs12-13.gif

    式(13)中的R2||Ron5會在二極管開啟溫度之前保持恒定阻抗不變,,而在二極管開啟后阻抗隨溫度逐漸增大最終逼近極限值R2,。故使得溫漂曲線在傳統(tǒng)帶隙基準(zhǔn)基礎(chǔ)上,,表現(xiàn)為負(fù)溫度特性后由于阻抗的增加電壓回升,在此阻抗逼近極限后失去調(diào)節(jié)能力又使得電壓回落,。傳統(tǒng)帶隙的溫漂曲線與本次設(shè)計(jì)的帶隙溫漂曲線對比簡圖如圖5所示,。

wdz4-t5.gif

    圖3中帶隙基準(zhǔn)電路在功耗上仍可以繼續(xù)優(yōu)化,其電路如圖6所示,。將MP5與MP6去掉并做成折疊共源共柵結(jié)構(gòu),,減小了一個支路的電流,若MP2與MP6尺寸相等,,MP4與MP8尺寸相等,,則此兩路電流均分了流過Q0的電流。改進(jìn)后的輸出電壓為:

    wdz4-gs14.gif

wdz4-t6.gif

3 帶隙基準(zhǔn)仿真

    本次帶隙基準(zhǔn)采取標(biāo)準(zhǔn)0.18 μm工藝,,圖7為輸出參考電壓隨溫度的變化曲線,。

wdz4-t7.gif

    仿真結(jié)果表明,在溫度達(dá)到9.4 ℃時,,出現(xiàn)第一個極值點(diǎn),,此溫度下的正溫度系數(shù)與負(fù)溫度系數(shù)相等表現(xiàn)為零溫度系數(shù),隨后輸出隨溫度下落,,當(dāng)溫度達(dá)到81.6 ℃時,,二極管滿足開啟條件,使得MN5的柵極電壓逐漸下降,,阻抗上升,,導(dǎo)致降落在R3兩端的壓降隨溫度升高,使得輸出電壓回升1.3 mV,,并在溫度達(dá)到112 ℃時,,R3與MN5的并聯(lián)阻抗達(dá)到極限,而Vbe的非線性使得輸出隨溫度再次下落,。

    根據(jù)溫漂計(jì)算公式(單位ppm/℃):

    wdz4-gs15.gif

    溫漂曲線最大值為1.216 9 V,,最小值為1.215 4 V,溫度范圍為-40 ℃~150 ℃,,通過計(jì)算得出溫度系數(shù)為6.49 ppm/℃,。

    圖8 Monte Carlo仿真展示了參考電壓隨工藝偏差變化的分布,在采樣點(diǎn)為200的情況下,,參考電壓均值為1.2170 2 mV,,方差為14.109 1 mV,表明了較好的魯棒性,。

wdz4-t8.gif

    圖9為帶隙基準(zhǔn)的電源抑制比仿真結(jié)果,,其掃描頻率范圍為1 Hz~1 GHz,在低頻時電源抑制比為38 dB,,最差的情況出現(xiàn)在頻率557 kHz下的36 dB,。

wdz4-t9.gif

    圖10為帶隙基準(zhǔn)的版圖設(shè)計(jì),,圖11為帶隙基準(zhǔn)的后仿真結(jié)果,對比于前仿真中的結(jié)果,,由于寄生電阻效應(yīng)導(dǎo)致輸出電壓隨溫度曲線整體上移,,而輸出隨溫度變化趨勢與前仿真中結(jié)果保持一致,計(jì)算溫度系數(shù)為6.40 ppm/℃,。

wdz4-t10.gif

wdz4-t11.gif

    本次設(shè)計(jì)以較小的功耗代價實(shí)現(xiàn)了較高的精度,,其性能指標(biāo)與參考文獻(xiàn)對比見表1。

wdz4-b1.gif

4 結(jié)論

    本文設(shè)計(jì)了一款低功耗結(jié)構(gòu)的帶隙基準(zhǔn)電路,,采取5 V供電,,總功耗為1.2 μW,溫度系數(shù)為6.40 ppm/℃,,低頻電源抑制比為38 dB,,該電路可以廣泛應(yīng)用于便攜式電子領(lǐng)域。

參考文獻(xiàn)

[1] WU C,,GOH W L,,YANG Y,et al.A start-up free 200 nW bandgap voltage reference[C].2016 14th IEEE International New Circuits and Systems Conference(NEWCAS),,2016:1-4.

[2] MA B,,YU F.A Novel 1.2–V 4.5-ppm/°C curvature-compensated CMOS bandgap reference[J].IEEE Transactions on Circuits and Systems I:Regular Papers,2014,,61(4):1026-1035.

[3] WANG L,,ZHAN C,TANG J,,et al.A 0.9-V 33.7-ppm/℃ 85-nW sub-bandgap voltage reference consisting of subthreshold MOSFETs and single BJT[J].IEEE Transactions on Very Large Scale Integration(VLSI) Systems,2018,,26(10):2190-2194.

[4] MART′INEZ-NIETO A,,SANZ-PASCUAL M T,ROSALES-QUINTERO P.A bandgap voltage reference in 0.18 μm CMOStechnology[C].2013 IEEE 56th International Midwest Symposium on Circuits and Systems(MWSCAS),,2013.

[5] 孟慶巨,,劉海波,孟慶輝.半導(dǎo)體器件物理[M].北京:科學(xué)出版社,,2009.



作者信息:

潘鴻澤1,,王東興1,宋明歆2

(1.哈爾濱理工大學(xué) 理學(xué)學(xué)院,,黑龍江 哈爾濱150080,;2.海南大學(xué),海南 ???70228)

此內(nèi)容為AET網(wǎng)站原創(chuàng),,未經(jīng)授權(quán)禁止轉(zhuǎn)載,。