《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 一種新型帶隙基準(zhǔn)源設(shè)計(jì)
一種新型帶隙基準(zhǔn)源設(shè)計(jì)
2018年電子技術(shù)應(yīng)用第11期
杜 濤1,蔡紅艷1,,梁 科2,,王 錦2,李國(guó)峰1,,2
1.南開(kāi)大學(xué)IC設(shè)計(jì)與系統(tǒng)集成實(shí)驗(yàn)室 天津市光電傳感器與傳感網(wǎng)絡(luò)技術(shù)重點(diǎn)實(shí)驗(yàn)室,,天津 300350; 2.南開(kāi)大學(xué)IC設(shè)計(jì)與系統(tǒng)集成實(shí)驗(yàn)室 天津市光電子薄膜器件與技術(shù)重點(diǎn)實(shí)驗(yàn)室,,天津300350
摘要: 在對(duì)傳統(tǒng)一階補(bǔ)償帶隙基準(zhǔn)分析的基礎(chǔ)上,,提出了一種新型高階補(bǔ)償技術(shù),并應(yīng)用該技術(shù)設(shè)計(jì)了一款在寬溫度范圍內(nèi)具有低溫度系數(shù)的曲率補(bǔ)償電壓基準(zhǔn),?;赩IS 0.15 μm BCD工藝對(duì)提出的電路結(jié)構(gòu)進(jìn)行了設(shè)計(jì)與仿真。仿真結(jié)果表明,,該基準(zhǔn)電路的輸出電壓平均值為539 mV,;在寬溫度范圍(-60 ℃~120 ℃)內(nèi),溫度系數(shù)為1.40 ppm/℃,;環(huán)境溫度為27 ℃,,電源電壓在1.3 V~2.1 V范圍內(nèi)時(shí),輸出電壓的線性調(diào)整率為0.001 9%,,電源抑制大于84 dB@100 Hz,。
中圖分類(lèi)號(hào): TN432
文獻(xiàn)標(biāo)識(shí)碼: A
DOI:10.16157/j.issn.0258-7998.180729
中文引用格式: 杜濤,蔡紅艷,,梁科,,等. 一種新型帶隙基準(zhǔn)源設(shè)計(jì)[J].電子技術(shù)應(yīng)用,2018,,44(11):9-12,16.
英文引用格式: Du Tao,,Cai Hongyan,,Liang Ke,et al.Design of a novel bandgap reference[J]. Application of Electronic Technique,,2018,,44(11):9-12,16.
Design of a novel bandgap reference
Du Tao1,,Cai Hongyan1,,Liang Ke2,Wang Jin2,Li Guofeng1,,2
1.Tianjin Key Laboratory of Optoelectronic Sensor and Sensing Network Technology,, Integrated Circuit and System Integration Laboratory of Nankai University,Tianjin 300350,,China,; 2.Tianjin Key Laboratory of Photo-electronics Thin Film Devices and Technique, Integrated Circuit and System Integration Laboratory of Nankai University,,Tianjin 300350,,China
Abstract: Based on the traditional first-order compensation bandgap reference analysis, this paper proposes a novel high-order compensation technique and uses this technique to design a curvature compensation voltage reference with a low temperature coefficient over a wide temperature range. The circuit structure proposed in this paper is designed and simulated based on the VIS 0.15 μm BCD technology. The simulation results show that the average output voltage of the reference circuit is 539 mV and the temperature coefficient is 1.40 ppm/℃ in the wide temperature range(-60 ℃~120 ℃), the line regulation of output voltage at 27 ℃ is 0.001 9% under the power supply from 1.3 V to 2.1 V, and the power supply rejection is greater than 84 dB at 100 Hz.
Key words : bandgap reference;high-order compensation,;temperature coefficient,;line regulation;wide temperature range

0 引言

    基準(zhǔn)電路廣泛應(yīng)用于模擬,、數(shù)字及混合電路之中,,它們?yōu)殡娐穯卧峁┗酒茫娐吩O(shè)計(jì)中常使用帶隙電路產(chǎn)生所需要的基準(zhǔn)電壓[1],。傳統(tǒng)的帶隙基準(zhǔn)采用一階補(bǔ)償方法,,溫度系數(shù)(Temperature Coefficient,TC)很難降低到20 ppm/℃以下,。但是在高精度模數(shù)轉(zhuǎn)換器,、晶振電路、運(yùn)算放大器和鎖相環(huán)等應(yīng)用電路中,,對(duì)基準(zhǔn)的穩(wěn)定性提出了更高的要求,,進(jìn)一步降低基準(zhǔn)電壓的溫度系數(shù)始終是基準(zhǔn)電路的重點(diǎn)研究方向[2]。為了在傳統(tǒng)一階補(bǔ)償?shù)幕A(chǔ)上進(jìn)一步改善電壓基準(zhǔn)的溫度系數(shù),,需要考慮消除電路中存在的非線性誤差項(xiàng),。

1 傳統(tǒng)帶隙基準(zhǔn)的原理分析

    傳統(tǒng)帶隙基準(zhǔn)是基于正溫度系數(shù)電壓同負(fù)溫度系數(shù)電壓按比例相加抵消溫度相關(guān)項(xiàng),從而得到一個(gè)近似與溫度無(wú)關(guān)的基準(zhǔn)電壓[3],,如圖1所示,。

wdz3-t1.gif

    MP1、MP2和MP3具有相同的寬長(zhǎng)比,,Q1和Q2是與標(biāo)準(zhǔn)CMOS工藝兼容的PNP型三極管,,Q1的發(fā)射結(jié)面積是Q2的n倍。若IC表示集電極電流,,IS表示正向偏置時(shí)三極管的飽和電流,,則流過(guò)Q1和Q2的集電極電流IC1=IC2,飽和電流IS1=nIS2,。PNP型三極管的發(fā)射極-基極電壓VEB通??梢员硎緸椋?/p>

    wdz3-gs1.gif

其中kT/q=VT表示熱電壓,,k為玻爾茲曼常數(shù),T為熱力學(xué)溫度,,q表示電荷量的大小,,同時(shí)此處忽略了厄利電壓的影響,通常VEB具有負(fù)溫度特性,,即與熱力學(xué)溫度呈互補(bǔ)關(guān)系(Complementary To Absolute Temperature,,CTAT)[4]。運(yùn)放輸入端的電壓VX=VY,,因此流過(guò)電阻R1的電流IR1為:

wdz3-gs2-3.gif

    根據(jù)參考文獻(xiàn)[4]可知,,熱電壓VT的溫度系數(shù)為85 μV/℃,VEB電壓的溫度系數(shù)約為-1.6 mV/℃,,調(diào)整n,、R1、R2就可以得到一個(gè)近似與溫度無(wú)關(guān)的基準(zhǔn)電壓,。傳統(tǒng)帶隙基準(zhǔn)的輸出電壓通常固定在1.2 V左右,,這也限制了一階補(bǔ)償帶隙基準(zhǔn)在低電源電壓條件下的應(yīng)用。同時(shí),,PTAT電壓只能抵消VEB中與溫度相關(guān)的一次項(xiàng),,而CMOS帶隙基準(zhǔn)電路非理想性的原因主要是VEB電壓與溫度有高階依賴(lài)關(guān)系[4]。為了進(jìn)一步降低基準(zhǔn)電壓的溫度系數(shù),,需要添加額外的電路對(duì)VEB中的非線性項(xiàng)進(jìn)行補(bǔ)償,,進(jìn)而提出了本文中的新型電路結(jié)構(gòu)。

2 新型電壓基準(zhǔn)源設(shè)計(jì)

    正向偏置時(shí)的VEB電壓不僅包含與溫度相關(guān)的一次項(xiàng),,其中仍含有關(guān)于溫度的非線性項(xiàng),,VEB電壓與溫度的依賴(lài)關(guān)系可以表示為[5]

    wdz3-gs4.gif

式中Vg0表示0 K溫度時(shí)三極管的發(fā)射極-基極電壓,約為1 155 mV[5],;VEB(Tr)表示在參考溫度Tr時(shí)三極管的發(fā)射極-基極電壓,,VEB(Tr)與流過(guò)三極管的電流密度有關(guān);η是與工藝相關(guān)的常數(shù),,常取η=4[6],;m是與三極管集電極電流IC相關(guān)的常數(shù),當(dāng)流過(guò)三極管集電極電流為PTAT電流時(shí)m=1,,當(dāng)流過(guò)集電極的電流近似與溫度無(wú)關(guān)時(shí)m=0[6],。因此,使兩只三極管流過(guò)集電極的電流類(lèi)型不同時(shí),,它們的發(fā)射極-基極的電壓表達(dá)式不同,二者的差可以用于補(bǔ)償VEB中與溫度相關(guān)的非線性項(xiàng),,從而進(jìn)一步改善基準(zhǔn)電壓的溫度特性,。同理,,也可以利用電流補(bǔ)償模式優(yōu)化電壓基準(zhǔn)的溫度特性[7]

    本文提出的基準(zhǔn)電壓電路如圖2所示,,設(shè)三極管Q1~Q3的放大倍數(shù)足夠大,,集電極電流IC近似與發(fā)射極電流IE相等,VB為共柵管提供直流偏置電壓,。

wdz3-t2.gif

    圖2中IPTAT電流大小與式(2)相同,,運(yùn)放OP2使Y、Z兩點(diǎn)的電位相同,,即VZ=VY=VEB2,。電流IC2是PTAT電流,Q2的發(fā)射極-基極電壓VEB2可以表示為:

wdz3-gs5-10.gif

    在參考溫度Tr時(shí),,為保證VEB2(Tr)和VEB3(Tr)設(shè)計(jì)相等,,Q3和Q1發(fā)射結(jié)面積之比x應(yīng)滿足:

wdz3-gs11-16.gif

    綜上所述,INL近似抵消掉VEB中關(guān)于溫度的高階項(xiàng),,提高了基準(zhǔn)的溫度特性,。同時(shí),調(diào)整R3和R4的比值可以在一定范圍內(nèi)改變基準(zhǔn)的輸出電壓,。

    為了能夠?qū)崿F(xiàn)電流模式下的高精度曲率補(bǔ)償,,基準(zhǔn)電路中需要電流鏡精確匹配,電流鏡的失配會(huì)導(dǎo)致輸出參考電壓產(chǎn)生一個(gè)較大的誤差[8],。為解決以上問(wèn)題,,該電路采用共源共柵電流鏡結(jié)構(gòu),同時(shí)使用該結(jié)構(gòu)能夠提高基準(zhǔn)電路的電源抑制(Power Supply Rejection,,PSR),。

3 仿真數(shù)據(jù)分析

    本文中的電路采用VIS 0.15 μm BCD工藝設(shè)計(jì),利用Spectre軟件對(duì)設(shè)計(jì)電路性能進(jìn)行仿真,。

    在電源電壓VDD為1.8 V,,-60 ℃~120 ℃的溫度范圍內(nèi),電壓基準(zhǔn)輸出仿真結(jié)果如圖3所示,。仿真結(jié)果表明,,基準(zhǔn)電壓的平均值為539 mV,電壓變化范圍為136 μV,,溫度系數(shù)TC約為1.40 ppm/℃,。

wdz3-t3.gif

    在不同溫度下,對(duì)電源電壓VDD進(jìn)行直流掃描,,如圖4所示,。在室溫情況下,電源電壓大于1.2 V時(shí),,電路就可以正常工作,。但是,,受三極管發(fā)射結(jié)壓降和MOS管源漏兩端電壓的限制,進(jìn)一步降低該電路的最低工作電壓較難實(shí)現(xiàn),。在環(huán)境溫度為-60 ℃,、27 ℃和120 ℃時(shí),基準(zhǔn)電壓的線性調(diào)整率分別為0.015 2%,、0.001 9%和0.041 9%,。

wdz3-t4.gif

    在tt、ff,、ss三個(gè)不同的工藝角下,,PSR仿真結(jié)果如圖5所示,在頻率為100 Hz時(shí),,輸出基準(zhǔn)電壓的PSR均高于84 dB,,能夠較好地抑制電源波動(dòng)對(duì)基準(zhǔn)電壓的影響。

wdz3-t5.gif

    在室溫條件下,,對(duì)基準(zhǔn)電路的輸出參考電壓進(jìn)行了蒙特卡洛仿真,,500次仿真的統(tǒng)計(jì)結(jié)果如圖6所示。由圖6可知,,基準(zhǔn)電壓的平均值(Mean)為539.168 mV,,標(biāo)準(zhǔn)差(Std Dev)為1.322 5 mV,工藝偏差系數(shù)Std Dev/Mean為0.245%,,該仿真顯示工藝偏差對(duì)基準(zhǔn)電壓分布的影響較小,。

wdz3-t6.gif

    表1是本文提出的電壓基準(zhǔn)電路和部分參考文獻(xiàn)仿真結(jié)果的對(duì)比。從表中數(shù)據(jù)可以看出,,本文設(shè)計(jì)的電路結(jié)構(gòu)在系統(tǒng)電壓波動(dòng),、外界溫度變化時(shí),基準(zhǔn)電壓的穩(wěn)定性更高,。

wdz3-b1.gif

4 結(jié)論

    本文在傳統(tǒng)一階補(bǔ)償?shù)幕A(chǔ)上,,利用三極管發(fā)射極-基極電壓與集電極電流關(guān)系,提出了一種近似補(bǔ)償VEB中與溫度相關(guān)的非線性項(xiàng)的方法,,設(shè)計(jì)了一種與標(biāo)準(zhǔn)CMOS工藝兼容的高精度電壓基準(zhǔn),。基于VIS 0.15 μm BCD工藝,,仿真并驗(yàn)證了該電路結(jié)構(gòu)的可行性,。仿真結(jié)果表明,在-60 ℃~120 ℃范圍內(nèi)該基準(zhǔn)電壓的溫度系數(shù)TC為1.40 ppm/℃,;100 Hz時(shí)的電源抑制達(dá)到84 dB,;蒙特卡洛仿真顯示在環(huán)境溫度為27 ℃時(shí),基準(zhǔn)電壓工藝偏差系數(shù)為0.245%,。

參考文獻(xiàn)

[1] RINCON M G,,ALLEN P E.A 1.1 V current-mode and piecewise-linear curvature-corrected bandgap reference[J].IEEE Journal of Solid-State Circuits,,1998,33(10):1551-1554.

[2] ANDREOU C M,,KOUDOUNAS S,GEORGIOU J.A novel wide-temperature-range, 3.9 ppm/℃ CMOS bandgap reference circuit[J].IEEE Journal of Solid-State Circuits,,2012,,47(2):574-581.

[3] RINCON M G A.Voltage references:from diodes to precision high-order bandgap circuits[M].Wiley-Interscience,2002.

[4] LEE K K,,LANDE T S,,HFLIGER P D.A Sub-μW bandgap reference circuit with an inherent curvature-com pensation property[J].IEEE Transactions on Circuits and Systems I:Regular Papers,2015,,62(1):1-9.

[5] TSIVIDIS Y P.Accurate analysis of temperature effects in Ic-Vbe characteristics with application to bandgap reference sources[J].IEEE Journal of Solid-State Circuits,,1980,15(6):1076-1084.

[6] MEIJER G C M,,SCHMALE P C,,VAN ZALINGE K.A new curvature-corrected bandgap reference[J].IEEE Journal of Solid-State Circuits,1982,,17(6):1139-1143.

[7] GUNAWAN M,,MEIJER G C M,F(xiàn)ONDERIE J,,et al.A curvature-corrected low-voltage bandgap reference[J].IEEE Journal of Solid-State Circuits,,1993,28(6):667-670.

[8] LEUNG K N,,MOK P K T,,LEUNG C Y.A 2-V 23-μA 5.3-ppm/℃ curvature-compensated CMOS bandgap voltage reference[J].IEEE Journal of Solid-State Circuits,2003,,38(3):561-564.

[9] ZHANG K,,WU D.A high performance bandgap voltage reference design[C].2010 2nd International Conference on Information Science and Engineering(ICISE).IEEE,2010:4838-4841.

[10] 李樹(shù)鎮(zhèn),,馮全源.一種CMOS高階曲率補(bǔ)償?shù)膸痘鶞?zhǔn)源電路的設(shè)計(jì)[J].哈爾濱工業(yè)大學(xué)學(xué)報(bào),,2017(10):95-99.

[11] ANDREOU C M,KOUDOUNAS S,,GEORGIOU J.A novel wide-temperature-range, 3.9 ppm/℃ CMOS bandgap reference circuit[J].IEEE Journal of Solid-State Circuits,,2012,47(2):574-581.




作者信息:

杜  濤1,,蔡紅艷1,,梁  科2,王  錦2,,李國(guó)峰1,,2

(1.南開(kāi)大學(xué)IC設(shè)計(jì)與系統(tǒng)集成實(shí)驗(yàn)室 天津市光電傳感器與傳感網(wǎng)絡(luò)技術(shù)重點(diǎn)實(shí)驗(yàn)室,,天津 300350;

2.南開(kāi)大學(xué)IC設(shè)計(jì)與系統(tǒng)集成實(shí)驗(yàn)室 天津市光電子薄膜器件與技術(shù)重點(diǎn)實(shí)驗(yàn)室,,天津300350)

此內(nèi)容為AET網(wǎng)站原創(chuàng),,未經(jīng)授權(quán)禁止轉(zhuǎn)載。