《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 業(yè)界動(dòng)態(tài) > Achronix加入臺(tái)積電(TSMC)半導(dǎo)體知識(shí)產(chǎn)權(quán)(IP)聯(lián)盟計(jì)劃

Achronix加入臺(tái)積電(TSMC)半導(dǎo)體知識(shí)產(chǎn)權(quán)(IP)聯(lián)盟計(jì)劃

2019-09-26
關(guān)鍵詞: 嵌入式FPGA Achronix TSMC IP

  美國加州圣克拉拉市,,2019年9月25日-基于現(xiàn)場可編程門陣列(FPGA)的硬件加速器件和高性能嵌入式FPGA(eFPGA)半導(dǎo)體知識(shí)產(chǎn)權(quán)(IP)領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司(Achronix Semiconductor Corporation)已加入臺(tái)積電IP聯(lián)盟計(jì)劃,,該計(jì)劃是臺(tái)積電開放創(chuàng)新平臺(tái)(OIP)的關(guān)鍵組成部分。Achronix屢獲殊榮的SpeedcoreTM eFPGA IP針對(duì)高端和高性能應(yīng)用進(jìn)行了優(yōu)化,。Speedcore eFPGA IP現(xiàn)已可用在TSMC 16nm FinFET Plus(16FF +)和N7工藝技術(shù)上,,并且很快將在TSMC 12nm FinFET Compact Technology(12FFC)上可用。

  Achronix先前宣布了其用于Speedcore IP的,、現(xiàn)已可提供客戶使用的Gen4 FPGA架構(gòu),。與以前的Speedcore架構(gòu)相比,Speedcore Gen4架構(gòu)的性能提高了60%,,功耗降低了50%,,芯片面積減少了65%,同時(shí)保留了Speedcore eFPGA IP的原有功能,,將可編程硬件加速功能帶到廣泛的高性能計(jì)算,、網(wǎng)絡(luò)和存儲(chǔ)應(yīng)用中。Achronix將于9月26日參加在圣克拉拉市舉行的臺(tái)積電開放創(chuàng)新平臺(tái)生態(tài)論壇(TSMC Open Innovation Platform Ecosystem Forum),,并在420號(hào)展位上展示其Speedcore eFPGA IP如何針對(duì)每個(gè)客戶的應(yīng)用進(jìn)行獨(dú)特的規(guī)模定制和優(yōu)化,。

  “Achronix的Speedcore eFPGA IP實(shí)現(xiàn)了提供最高性能硬件加速功能與同時(shí)保留適應(yīng)新工作負(fù)載的靈活性之間的最佳平衡。這是在計(jì)算,、網(wǎng)絡(luò)和存儲(chǔ)卸載等領(lǐng)域進(jìn)行SoC開發(fā)所面臨的關(guān)鍵設(shè)計(jì)要求,。”Achronix市場營銷副總裁Steve Mensor說道,,“Achronix是唯一一家能同時(shí)提供基于高性能獨(dú)立FPGA芯片的數(shù)據(jù)加速器和eFPGA IP技術(shù)的公司,。有興趣在其ASIC / SoC中使用Achronix的Speedcore eFPGA的公司可以確信,他們將獲得與Achronix在其自身產(chǎn)品中使用的,、同樣高質(zhì)量的FPGA技術(shù),。”

  Speedcore eFPGA IP是一種完全可擴(kuò)展的架構(gòu),,可支持從5K大小的6輸入查找表(6LUT)到1M大小的6LUT的邏輯陣列,,并支持包括存儲(chǔ)器、用于濾波的數(shù)字信號(hào)處理器(DSP)單元塊和針對(duì)AI / ML應(yīng)用優(yōu)化的機(jī)器學(xué)習(xí)處理器(MLP)單元塊在內(nèi)的其他可編程單元塊,。Achronix的高質(zhì)量ACE設(shè)計(jì)工具可支持Speedcore IP,。

  “CPU內(nèi)核,、GPU內(nèi)核以及現(xiàn)在的eFPGA都是芯片創(chuàng)新的關(guān)鍵IP,這些創(chuàng)新專注于人工智能,、5G無線基礎(chǔ)設(shè)施,、汽車和邊緣計(jì)算等領(lǐng)域中瞬息萬變的應(yīng)用?!迸_(tái)積電設(shè)計(jì)基礎(chǔ)設(shè)施管理部門高級(jí)總監(jiān)Suk Lee說,,“我們很高興地看到Achronix攜其優(yōu)化的Speedcore eFPGA IP解決方案加入到我們的IP聯(lián)盟計(jì)劃,從而使我們的客戶能夠獲得流暢的設(shè)計(jì)體驗(yàn),、便捷的設(shè)計(jì)重用以及快速集成到整個(gè)設(shè)計(jì)系統(tǒng)中,。”

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章,、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容,、版權(quán)和其它問題,請(qǐng)及時(shí)通過電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118,;郵箱:[email protected],。