最近在圣克拉拉舉行的開放創(chuàng)新平臺生態(tài)系統(tǒng)論壇上，臺積電（TSMC）對異構(gòu)封裝的未來進(jìn)行了展望,。盡管Chiplet packaging經(jīng)常被用來描述具有潛在廣泛變化功能的多個硅芯片的集成,，但本文將使用“異構(gòu)封裝”來代表它。下面的示例說明了大裸片和小裸片,、DRAM裸片以及全高帶寬內(nèi)存裸片堆棧（HBM2）的集成,，比通常“chiplet”的范圍要豐富得多,。臺積電集成互連與封裝副總裁Douglas Yu博士介紹了當(dāng)前臺積電異構(gòu)封裝產(chǎn)品,，提出了3D封裝的發(fā)展，并將之形容為“More-than-More-than-Moore”,。
Douglas表示,，，隨著集成電路工藝技術(shù)的發(fā)展,，晶體管的單位成本提高的速度已經(jīng)放緩,。
圖1.隨著工藝技術(shù)的升級，晶體管單位成本的提高速度已經(jīng)放緩,。（來源:臺積電）
擴(kuò)大規(guī)?？隙〞沓掷m(xù)的產(chǎn)品PPA（Performance，Power,，Area）收益,，但是整個系統(tǒng)功能的最終成本可能會驅(qū)使系統(tǒng)設(shè)計人員尋求異構(gòu)封裝的替代方案。
CoWoS
臺積電提供的首款異質(zhì)封裝產(chǎn)品是基板上晶圓上芯片封裝（CoWoS?）,。封裝的橫截面如下圖所示,。
圖2.Cowos?封裝集成（來源:TSMC）
硅中介層提供了die之間的互連，并通過硅通孔（TSV）連接到下面的基板,。Douglas介紹了CoWoS?技術(shù)在生產(chǎn)中的最新進(jìn)展,，特別是能夠?yàn)榫A光刻以最大光罩尺寸的2倍來制造中介層。
圖3.CoWo?S對硅中介層的支持大于單個最大光罩尺寸（來源：TSMC）
Info POP
Douglas回顧了臺積電基于Integrated Fanout（Info）技術(shù)的異構(gòu)封裝,。原始的Info 產(chǎn)品提供了（重構(gòu)的）晶圓級重新分布層連接到裸片外圍之外的擴(kuò)展凸塊位置,。下面展示了較新的Info POP封裝截面。
圖4.Info POP截面（來源:臺積電）
Info 模壓封裝超出嵌入式管芯,，還可用于頂部管芯和再分布層連接之間的Through-InFO vias（TIV）,。
SoIC
臺積電（TSMC）異構(gòu)封裝的最新創(chuàng)新涉及從管芯和基板之間的微凸點(diǎn)連接過渡到直接管芯連接之間的無凸點(diǎn)（熱壓）鍵合的轉(zhuǎn)變–有關(guān)微凸點(diǎn)和無凸點(diǎn)連接之間的比較，請參見下圖,。TSMC-SoIC?是一個創(chuàng)新的基于晶圓工藝的前端平臺,，集成了多芯片，多層,，多功能和混合匹配技術(shù),，可實(shí)現(xiàn)高速，高帶寬，低功耗,，高音調(diào)密度和最小的占位面積和堆疊高度的異構(gòu)3D IC集成,。
圖5.凸點(diǎn)和無凸點(diǎn)技術(shù)特性與SOIC?封裝截面的比較（來源:TSMC）
硅通孔提供了與凸點(diǎn)的連接，這是最終后端封裝組裝流程的一部分,。無凸點(diǎn)附著技術(shù)的密度和電氣特性要優(yōu)越得多,。
未來展望
Douglas提出了一個異種封裝的設(shè)想，它結(jié)合了上述技術(shù)的獨(dú)特優(yōu)勢,。下圖直接描繪了SOIC?復(fù)合封裝將成為Info?或Cowos?封裝的一部分,，可以集成了更多的die和/或HBM內(nèi)存棧。
下第二幅圖說明了使用無凸點(diǎn)連接進(jìn)行后續(xù)后端封裝組裝的多層（薄型）管芯,。Douglas將此多層SOIC?解決方案稱為從3D系統(tǒng)集成向全3D系統(tǒng)擴(kuò)展過渡的一部分,。
圖6.SOIC?集成到后續(xù)的info或Cowos?封裝中（來源:TSMC）
圖7.多層無凸點(diǎn)芯片集成 à3D系統(tǒng)縮放（來源：TSMC）
由TSMC提出的異構(gòu)封裝技術(shù)愿景將真正為系統(tǒng)架構(gòu)師提供持續(xù)擴(kuò)展的巨大機(jī)會。除了傳統(tǒng)的單片芯片PPA技術(shù)選擇考慮因素之外,，這一愿景還為系統(tǒng)級功能集成和封裝成本優(yōu)化提供了額外的機(jī)會,。看看這些異構(gòu)封裝產(chǎn)品如何影響未來的系統(tǒng)設(shè)計將非常有趣,。