現(xiàn)在的社會(huì)的運(yùn)作離不開各種電子產(chǎn)品,，那么你知道電子設(shè)計(jì)有哪些注意事項(xiàng)嗎,？做電子工程設(shè)計(jì)需要謹(jǐn)小慎微，考慮周全盡可能避免一些錯(cuò)誤,。但是,，對(duì)于剛?cè)腴T的小白來說,，很多時(shí)候難以做到萬無一失，總會(huì)遇到考慮不到的時(shí)候,。比如以下這些誤區(qū),，是很多電子小白踩過的坑，多了解一下,，避免重蹈覆轍。
只靠硬件降低功耗?
在硬件電路或者芯片設(shè)計(jì)的過程中,，非常注重一個(gè)概念,，那就是降低功耗!功耗控制確實(shí)是硬件設(shè)計(jì)中關(guān)鍵的一環(huán)，尤其是在消費(fèi)電子產(chǎn)品上,。很多消費(fèi)電子產(chǎn)品都是裝電池的,，比如藍(lán)牙耳機(jī)、智能印象等等,，在這類電子產(chǎn)品中電池一直是一個(gè)痛點(diǎn),，所以在產(chǎn)品競爭力上，功耗是一項(xiàng)重要的指標(biāo),。然而,，省功耗是不是單單有硬件設(shè)計(jì)人員去考慮呢?答案是：不是!其實(shí)軟件控制在節(jié)省功耗上面也有很多講究，在電路系統(tǒng)中,，最耗電的是存儲(chǔ)器訪問,、總線請(qǐng)求、CPU 運(yùn)行等操作,，而這些操作都是由軟件去控制的,。一個(gè)優(yōu)秀的軟件的程序應(yīng)該嚴(yán)格的控制避免頻繁觸發(fā)這些耗電的動(dòng)作,，這會(huì)對(duì)整機(jī)產(chǎn)品的功耗降低有很大的貢獻(xiàn)!
過沖信號(hào)一定要用匹配電阻消除?
首先解釋一下什么是過沖現(xiàn)象，如果有用過單片機(jī)的應(yīng)該都試過讓單片機(jī)的 IO 輸出一些信號(hào),，比如說用于驅(qū)動(dòng)蜂鳴器的時(shí)候直接用 IO 推一個(gè)固定頻率的方波,。這時(shí)候如果你用示波器抓取 IO 輸出的信號(hào)，可以發(fā)現(xiàn)信號(hào)并不是像書上畫的方波那樣干凈,，它會(huì)在信號(hào)翻轉(zhuǎn)的邊沿出現(xiàn)一些毛刺狀的東西,，上升沿會(huì)看到向上的毛刺，下降沿會(huì)有向下的毛刺,。這個(gè)毛刺就是過沖現(xiàn)象,，這時(shí) IO 本身的電氣特性導(dǎo)致的。過沖現(xiàn)象可以通過外部電路加匹配電阻把它過濾掉,，但并不是多有過沖都需要這么做,。原因是，如果要把過沖現(xiàn)象完全消除掉的話可能需要比較大的電阻,，同時(shí)又要保證信號(hào)的電壓幅度能夠接受,，這時(shí)候的電流會(huì)大很多。所以,，有時(shí)候只要過沖現(xiàn)象在接受范圍內(nèi),，其實(shí)不需要非要把過沖完全消除。
存儲(chǔ)器片選接地?
存儲(chǔ)器基本上都有一個(gè)片選信號(hào),，一般是當(dāng)總線需要訪問存儲(chǔ)數(shù)據(jù)時(shí)會(huì)把片選信號(hào) CS 拉低為有效狀態(tài),。可能有人會(huì)問,，為了減少控制信號(hào)線,，而且知道系統(tǒng)本身會(huì)頻繁訪問存儲(chǔ)器，能不能直接把片選接地,，讓它一直選中呢?實(shí)際上功能是沒有問題的,，可以一直選中。但是大部分存儲(chǔ)器在片選有效時(shí)的功耗會(huì)大很多,，能夠達(dá)到 100 倍以上,。所以最好還是使用 CS 信號(hào)控制存儲(chǔ)器，只有在需要訪問的時(shí)候才選中它,。
FPGA 的邏輯門閑著也是浪費(fèi)?
現(xiàn)在 FPGA 的邏輯資源越來越多,，對(duì)于工程開發(fā)人員來說無疑是件好事。因?yàn)槟軌蛑涞馁Y源多了,，那么能夠發(fā)揮的空間也就大了,，關(guān)鍵是寫起代碼來也不用時(shí)刻想著省資源。但是,，對(duì)于功耗要求比較高的應(yīng)用來說還是要盡量節(jié)省邏輯門資源,。因?yàn)樵?FPGA 里面,，運(yùn)行起來的功耗和內(nèi)部被使用的邏輯門數(shù)量以及觸發(fā)器的翻轉(zhuǎn)次數(shù)成正比，所以盡可能減少數(shù)字電路中使用的資源以及翻轉(zhuǎn)頻率,，在不需要翻轉(zhuǎn)的時(shí)候禁止翻轉(zhuǎn),，將會(huì)有效的降低功耗。
不用的芯片 IO 讓它懸空就行?
IO 懸空的一個(gè)明顯壞處就是容易讓芯片內(nèi)部信號(hào)受到影響,，因?yàn)閼铱盏?IO 很容易受到外部影響干擾形成震蕩信號(hào)傳遞到芯片內(nèi)部,。有人說，那加個(gè)上拉電阻把它的狀態(tài)固定就行了吧?加上拉的方法是可以解決干擾的問題,，但是又會(huì)引入功耗的問題,，不會(huì)很多，大概會(huì)有一個(gè)微安級(jí)別的電流消耗,。最好的處理方法是把 IO 設(shè)置成輸出狀態(tài),，這樣既可以固定狀態(tài)，又能夠避免功耗流失,。
PCB 使用自動(dòng)布線?
應(yīng)該稍微有點(diǎn)電子設(shè)計(jì)經(jīng)驗(yàn)的工程師都不會(huì)使用自動(dòng)布線,，但是對(duì)于初學(xué)者出于方便可能會(huì)直接使用自動(dòng)布線功能。這里介紹一下自動(dòng)布線有什么不好的地方,，一方面是自動(dòng)布線會(huì)消耗比較大的面積,，同時(shí)，軟件會(huì)自動(dòng)產(chǎn)生很多過孔,，太多的布線和過孔都會(huì)影響到 PCB 最終量產(chǎn)的成本和性能,。所以，真正的產(chǎn)品開發(fā)時(shí)沒人會(huì)使用自動(dòng)布線功能,，基本都是手動(dòng)拉線,，盡可能地根據(jù)信號(hào)特點(diǎn)走線，以及設(shè)置線寬和覆銅等參數(shù),。
以上介紹的這些要點(diǎn)是很多新手工程師在設(shè)計(jì)時(shí)考慮不到的地方，電子設(shè)計(jì)需要在實(shí)踐中慢慢積累經(jīng)驗(yàn),，同時(shí)借鑒別人的經(jīng)驗(yàn)也非常重要,，這樣可以減少你在試錯(cuò)的過程中付出的代價(jià)!以上就是電子設(shè)計(jì)的一些注意事項(xiàng)，相信會(huì)對(duì)你有一些幫助,。