根據(jù)外媒報導,,日前在日本東京舉行的ITF(IMEC Technology Forum,.ITF)論壇上,,與荷蘭半導體大廠ASML合作研發(fā)半導體光刻機的比利時半導體研究機構(gòu)IMEC正式公布了3納米及以下制程在微縮層面的相關(guān)技術(shù)細節(jié)。
根據(jù)IMEC所公布的內(nèi)容來分析,,ASML對于3納米,、2納米、1.5納米,、1納米,,甚至是小于1納米的制程都做了清楚的發(fā)展規(guī)劃,意味著ASML基本上已經(jīng)能開發(fā)1納米制程的光刻設備了,。
報導指出,,在論壇上,IMEC公司總裁兼執(zhí)行長Luc Van den hove強調(diào),,將繼續(xù)把制程技術(shù)微縮到1納米及以下,。對此,IMEC也提出了從3納米,、2納米,、1.5納米,、1納米,甚至是小于1納米以下的邏輯元件制程微縮路線圖,。
根據(jù)先前晶圓大工大廠臺積電和三星電子介紹,,從7納米制程技術(shù)開始,部分制程技術(shù)已經(jīng)推出了NA=0.33的EUV光刻設備,,5納米制程技術(shù)也達成了頻率的提升,,但對于2納米以后的超精細制程技術(shù),則依然需要能夠達成更高的識別率和更高NA(NA=0.55)的光刻設備,。
對此,,目前ASML也已經(jīng)完成了作為NXE:5000系列的高NA EUV光刻設備的基本設計,但商業(yè)化的時間則是預計最快在2022年左右,。不過,這套下一世代的光刻設備將因其龐大的光學系統(tǒng),,使得整套設備將變得非常巨大,。
事實上,過去一直與IMEC緊密合作開發(fā)半導體光刻技術(shù),,但為了開發(fā)使用高NA EUV光刻設備,,ASML在IMEC的園區(qū)內(nèi)成立了新的“IMEC-ASML高NA EUV”實驗室,以達成共同開發(fā)和開發(fā)使用高NA EUV光刻設備的相關(guān)技術(shù),。此外,,該公司還計劃與材料供應商合作,進一步進行光罩和光阻劑,。
Van den hove還指出,,邏輯元件制程技術(shù)微縮的目的是為了降低功耗、提高性能,、減少面積,、以及降低成本,也就是通常所說的PPAC,。除了這4個目標外,,隨著制程向3納米、2納米,、1.5納米,,甚至超越1納米而達到小于1納米以下的制程之際,將努力實現(xiàn)可持續(xù)發(fā)展微處理器制程技術(shù),,以滿足對未來先進科技應用的需求,。