文獻(xiàn)標(biāo)識碼: A
DOI:10.16157/j.issn.0258-7998.200949
中文引用格式: 徐文亮. 一種基于國產(chǎn)嵌入式CPU核的BP神經(jīng)網(wǎng)絡(luò)SoC設(shè)計[J].電子技術(shù)應(yīng)用,,2021,,47(4):63-66.
英文引用格式: Xu Wenliang. Design of a BP neural network SoC based on domestic embedded CPU[J]. Application of Electronic Technique,2021,,47(4):63-66.
0 引言
人工神經(jīng)網(wǎng)絡(luò)的實(shí)現(xiàn)方法主要分為硬件實(shí)現(xiàn)[1]和軟件實(shí)現(xiàn)[2]兩種,。神經(jīng)網(wǎng)絡(luò)軟件實(shí)現(xiàn)的方法具有并行度低和實(shí)現(xiàn)速度慢的特點(diǎn),并且不能滿足神經(jīng)網(wǎng)絡(luò)對實(shí)時運(yùn)算的要求,。除此之外,,最大的缺點(diǎn)是用軟件模擬實(shí)現(xiàn)的方法需要龐大體積的計算機(jī)作支持,,這樣就很不適合應(yīng)用于嵌入式場景?;谟布?shí)現(xiàn)的神經(jīng)網(wǎng)絡(luò)具有運(yùn)算速度快,、并行性高等優(yōu)點(diǎn)[3],并且在實(shí)時運(yùn)算方面也能滿足要求,。綜合考慮,,本文采用硬件實(shí)現(xiàn)的方法來設(shè)計人工神經(jīng)網(wǎng)絡(luò)。
本文設(shè)計的目的是找到一種方法——硬件實(shí)現(xiàn)的神經(jīng)網(wǎng)絡(luò)能夠進(jìn)行動態(tài)調(diào)節(jié),,既可以實(shí)現(xiàn)神經(jīng)網(wǎng)拓?fù)浣Y(jié)構(gòu)的動態(tài)調(diào)節(jié),,即每層網(wǎng)絡(luò)和每層神經(jīng)元的個數(shù)動態(tài)可調(diào),也可以實(shí)現(xiàn)輸入權(quán)值和閾值的自動更新,。本文以BP神經(jīng)網(wǎng)絡(luò)為例,,使用國產(chǎn)嵌入式CPU CK803S及其SoC設(shè)計平臺SmartL-Prime,實(shí)現(xiàn)一款BP神經(jīng)網(wǎng)絡(luò)SoC的設(shè)計,。
本文詳細(xì)內(nèi)容請下載:http://forexkbc.com/resource/share/2000003465
作者信息:
徐文亮
(杭州電子科技大學(xué) 電子信息學(xué)院,,浙江 杭州310018)