一種基于國(guó)產(chǎn)嵌入式CPU核的BP神經(jīng)網(wǎng)絡(luò)SoC設(shè)計(jì) | |
所屬分類:技術(shù)論文 | |
上傳者:aetmagazine | |
文檔大?。?span>492 K | |
標(biāo)簽: BP神經(jīng)網(wǎng)絡(luò) 國(guó)產(chǎn)嵌入式處理器CK803S SoC設(shè)計(jì)平臺(tái) | |
所需積分:0分積分不夠怎么辦,? | |
文檔介紹:基于國(guó)產(chǎn)嵌入式CPU核CK803S及其SoC設(shè)計(jì)平臺(tái),設(shè)計(jì)一款BP神經(jīng)網(wǎng)絡(luò)SoC,。給出了SoC的設(shè)計(jì)結(jié)構(gòu)及BP神經(jīng)網(wǎng)絡(luò)硬件加速器的設(shè)計(jì)方案,,針對(duì)BP神經(jīng)網(wǎng)絡(luò)硬件加速器中非線性的Sigmod和Guass激活函數(shù),,選擇了一種既不影響速度又節(jié)約資源的方法來實(shí)現(xiàn),并對(duì)其性能,、功耗進(jìn)行優(yōu)化,。驗(yàn)證結(jié)果表明,設(shè)計(jì)滿足要求,。 | |
現(xiàn)在下載 | |
VIP會(huì)員,,AET專家下載不扣分;重復(fù)下載不扣分,,本人上傳資源不扣分,。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2