內(nèi)容提要

· Cadence 3D－IC 解決方案以 Integrity 3D－IC 平臺(tái)為核心，提供集成的規(guī)劃,、實(shí)現(xiàn)和系統(tǒng)分析,，以優(yōu)化多個(gè)小芯片（Multi－Chiplet）系統(tǒng) PPA

· Tempus? Timing Signoff Solution 時(shí)序簽核解決方案支持芯片間分析和 STA 技術(shù),，加快流片速度

· Voltus IC Power Integrity Solution 與 Celsius Thermal Solver 緊密結(jié)合,，有助于進(jìn)行早期多芯片壓降和熱分析,，以提高設(shè)計(jì)的穩(wěn)健性

· 客戶可以放心采用 Cadence 3D－IC 解決方案和TSMC 3DFabric 技術(shù)，打造新一代超大規(guī)模計(jì)算、移動(dòng)和汽車應(yīng)用

中國上海,，2021年10月28日 —— 楷登電子（美國 Cadence 公司,，NASDAQ：CDNS）今日宣布與TSMC合作，加速 3D－IC 多芯片設(shè)計(jì)創(chuàng)新,。作為合作的一部分，Cadence?Integrity?3D－IC 平臺(tái)是業(yè)界首個(gè)用于 3D－IC設(shè)計(jì)規(guī)劃,、實(shí)現(xiàn)和系統(tǒng)分析的統(tǒng)一平臺(tái),，可用于TSMC 3DFabric? 先進(jìn)封裝技術(shù)、TSMC全面的3D硅堆疊和先進(jìn)封裝技術(shù)系列,。此外,，Cadence Tempus Timing Signoff Solution?時(shí)序簽核解決方案進(jìn)行了優(yōu)化升級，以支持新的堆疊靜態(tài)時(shí)序分析（STA） 簽核方法,，從而縮短設(shè)計(jì)周期,。得益于這些最新的里程碑，客戶可以放心采用 Cadence 3D－IC 解決方案和TSMC 3DFabric 先進(jìn)封裝技術(shù),，打造具有競爭力的超大規(guī)模計(jì)算,、移動(dòng)和汽車應(yīng)用。

Cadence 3D－IC 解決方案支持全套的TSMC 3D 硅堆疊和先進(jìn)封裝技術(shù),，包括集成扇出（Integrated Fan－Out,， InFO）、晶圓級封裝 （Chip－o－Wafer－on－Substrate,， CoWoS?） 和集成芯片系統(tǒng)（System－on－Integrated－Chips,，TSMC－SoIC?）。該 3D－IC 解決方案支持Cadence智能系統(tǒng)設(shè)計(jì)（Intelligent System Design?）戰(zhàn)略幫助客戶實(shí)現(xiàn)卓越的片上系統(tǒng)（SoC）設(shè)計(jì),。

Cadence 3D－IC Integrity 平臺(tái)在統(tǒng)一的環(huán)境中提供 3D 芯片和封裝規(guī)劃,、實(shí)現(xiàn)和系統(tǒng)分析。這讓客戶可以簡化多個(gè)小芯片的設(shè)計(jì)規(guī)劃,、實(shí)現(xiàn)和 3D 硅堆疊的分析,，同時(shí)還可以優(yōu)化工程生產(chǎn)率以及功耗、性能和面積 （PPA）,。同時(shí),，該平臺(tái)具有與 Cadence Allegro? 封裝技術(shù)和 Cadence Virtuoso? 平臺(tái)集成的協(xié)同設(shè)計(jì)能力，能夠?qū)崿F(xiàn)完整的 3D 集成和封裝支持,。

為了讓客戶進(jìn)一步受益,，Cadence 的分析工具與 Integrity 3D－IC 平臺(tái)緊密集成，并與TSMC的 3DFabric 技術(shù)無縫協(xié)作,，有助于實(shí)現(xiàn)由系統(tǒng)來驅(qū)動(dòng)的 PPA目標(biāo),。例如，Tempus Timing Signoff Solution 時(shí)序簽核解決方案，集成了快速自動(dòng)裸片間 （RAID） 分析 ,，是 Cadence 3D STA技術(shù)的一部分,，可幫助客戶創(chuàng)建具有精確時(shí)序簽核的多層設(shè)計(jì)。Cadence Celsius? Thermal Solver 熱求解器能夠?qū)Χ嘈酒询B,、SoC 和復(fù)雜的 3D－IC 進(jìn)行分層的熱分析,。在分層分析中，采用更細(xì)的網(wǎng)格來建模熱點(diǎn),，使客戶能夠?qū)崿F(xiàn)運(yùn)行時(shí)間和精度目標(biāo),。Cadence Voltus ?IC Power Integrity Solution 可提供熱分析、壓降分析和跨芯片電阻分析,，以提高設(shè)計(jì)的穩(wěn)健性,。

“我們與 Cadence 的共同努力證明，Integrity 3D－IC 平臺(tái)以及簽核和系統(tǒng)分析工具,，可以支持TSMC先進(jìn)的 3DFabric 芯片集成解決方案,，為我們共同的客戶提供了靈活性和易用性?！盩SMC設(shè)計(jì)基礎(chǔ)管理副總裁 Suk Lee 表示,，“我們與 Cadence 長期合作的結(jié)果使設(shè)計(jì)人員能夠充分利用TSMC的先進(jìn)工藝和3DFabric 技術(shù)在功率、性能和面積方面的顯著改進(jìn),，同時(shí)加快差異化產(chǎn)品的創(chuàng)新,。”

“通過努力確保我們的 Integrity 3D－IC 平臺(tái)支持TSMC的 3DFabric 技術(shù),，我們正在推進(jìn)與TSMC的長期合作,，并促進(jìn)幾個(gè)新興領(lǐng)域的設(shè)計(jì)創(chuàng)新，包括 5G,、AI 和 IoT,。” Cadence公司資深副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理滕晉慶 （Chin－Chi Teng）博士表示,，“TSMC 3DFabric 產(chǎn)品搭配 Cadence 集成的大容量 Integrity 3D－IC 平臺(tái),、Tempus Timing Signoff Solution時(shí)序簽核解決方案、Allegro 封裝技術(shù)和 3D 分析工具,，為我們共同的客戶提供了高效的解決方案,，以部署 3D 設(shè)計(jì)和分析流程，創(chuàng)建強(qiáng)大的硅堆疊設(shè)計(jì),?！?/p>

關(guān)于 Cadence

Cadence 在計(jì)算軟件領(lǐng)域擁有超過 30 年的專業(yè)經(jīng)驗(yàn)，是電子設(shè)計(jì)產(chǎn)業(yè)的關(guān)鍵領(lǐng)導(dǎo)者,?；诠镜闹悄芟到y(tǒng)設(shè)計(jì)戰(zhàn)略,，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品,，助力電子設(shè)計(jì)概念成為現(xiàn)實(shí),。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè),，他們向消費(fèi)電子,、超大規(guī)模計(jì)算、5G通訊,、汽車,、移動(dòng)、航空,、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場交付從芯片、電路板到系統(tǒng)的卓越電子產(chǎn)品,。Cadence 已連續(xù)七年名列美國財(cái)富雜志評選的 100 家最適合工作的公司,。