在半導(dǎo)體不斷發(fā)展的情況下,，對(duì)于頭部封裝企業(yè),，先進(jìn)封裝已經(jīng)成為重要的盈利增長(zhǎng)點(diǎn)。以長(zhǎng)電科技為例,，先進(jìn)封裝的均價(jià)是傳統(tǒng)封裝均價(jià)的10倍以上,，且倍數(shù)在持續(xù)加大,，2021年的營(yíng)收中,，先進(jìn)封裝收入占比更是達(dá)到60％,。

根據(jù)Yole數(shù)據(jù)，2021年全球封裝市場(chǎng)規(guī)模約達(dá)777億美元,。其中,，先進(jìn)封裝全球市場(chǎng)規(guī)模約350億美元。在先進(jìn)封裝市場(chǎng)持續(xù)擴(kuò)張的情況下,，無(wú)論是晶圓代工廠還是封測(cè)廠,，都提前布局先進(jìn)封裝。于是,，先進(jìn)封裝的賽道紛紛擠滿(mǎn)了各大玩家,。

各大廠先進(jìn)封裝技術(shù)橫向?qū)Ρ?/p>

目前先進(jìn)封裝中主要分為2D封裝、2．5D封裝,、3D封裝三種類(lèi)型,。

2D封裝

2D封裝是指在基板的表面水平安裝所有芯片和無(wú)源器件的集成方式。2D封裝上包括FOWLP,、FOPLP等技術(shù),。

在FOWLP領(lǐng)域，各大公司都推出了不同命名方式的封裝,，例如臺(tái)積電的InFO、日月光的eWLB,、華天科技的eSiFO,、長(zhǎng)電科技的ECP。

首先來(lái)看,，臺(tái)積電在2017年開(kāi)發(fā)的InFO技術(shù),。實(shí)際上，InFO技術(shù)與大多數(shù)封裝廠的Fan－out類(lèi)似,，可以理解為多個(gè)芯片F(xiàn)an－out工藝的集成,，主要區(qū)別在于去掉了silicon interposer，使用一些RDL層進(jìn)行串連,。蘋(píng)果2016年推出的iPhone7中的A10處理器,，采用臺(tái)積電16nm FinFET工藝以及InFO技術(shù),，成功將AP與LPDDR整合在同一個(gè)封裝中。

InFO封裝 來(lái)源：臺(tái)積電

在InFO方案上,，臺(tái)積電推出了兩種方式,，InFO－oS、InFO－R,。InFO－oS利用InFO技術(shù)并具有更高密度的2／2?m RDL線(xiàn)寬／空間,。它可以在SoC上實(shí)現(xiàn)混合焊盤(pán)間距，在＞65x65mm基板上具有最小40?m I／O間距,、C4 Cu bump pitch最小為130μm,。

eWLB封裝 來(lái)源：日月光

其次，在Fan－out封裝方面,，日月光同樣推出相關(guān)解決方案,，并將其命名為eWLB。值得注意的是,，國(guó)內(nèi)長(zhǎng)電科技旗下星科金朋新加坡廠同樣擁有eWLB封裝,。

2．5D封裝

2．5D封裝通常是指既有2D的特點(diǎn)，又有部分3D的特點(diǎn),，其中的代表技術(shù)包括英特爾的EMIB,、臺(tái)積電的CoWoS、三星的I－Cube,。

英特爾的EMIB的概念與2．5D封裝類(lèi)似,，但與傳統(tǒng)2．5D封裝的區(qū)別在于沒(méi)有TSV。也正是這個(gè)原因,，EMIB技術(shù)具有正常的封裝良率,、無(wú)需額外工藝和設(shè)計(jì)簡(jiǎn)單等優(yōu)點(diǎn)。

英特爾工藝和產(chǎn)品集成總監(jiān)Ramune Nagisetty表示：“當(dāng)前一代的EMIB提供55微米的微型凸點(diǎn)間距,，并且路線(xiàn)圖可以達(dá)到36微米,。”將其與典型有機(jī)封裝的100微米凸點(diǎn)間距進(jìn)行比較,，EMIB可以實(shí)現(xiàn)更高的凸點(diǎn)密度,。

實(shí)際上，英特爾和AMD攜手打造的“Kaby Lake－G”平臺(tái)處理器以及Stratix10 FPGA就是EMIB技術(shù)的首次預(yù)演,。

臺(tái)積電的CoWoS技術(shù)也是一種2．5D封裝技術(shù),。根據(jù)中介層的不同可以分為三類(lèi)，一種是CoWoS＿S使用Si襯底作為中介層,，另一種是CoWoS＿R使用RDL作為中介層,，第三種是CoWoS＿L使用小芯片（Chiplet）和RDL作為中介層。

臺(tái)積電InFO與CoWoS之間的區(qū)別在于，CoWoS針對(duì)高端市場(chǎng),，連線(xiàn)數(shù)量和封裝尺寸都比較大,；InFO針對(duì)性?xún)r(jià)比市場(chǎng)，封裝尺寸較小,，連線(xiàn)數(shù)量也比較少,。

第一代CoWoS主要用于大型FPGA。CoWoS－1的中介層芯片面積高達(dá)約800mm?,，非常接近掩模版限制,。第二代CoWoS通過(guò)掩模拼接顯著增加了中介層尺寸。臺(tái)積電最初符合1200mm?的要求,，此后將中介層尺寸增加到1700mm?,。這些大型封裝稱(chēng)為CoWoS－XL2。

最近,，臺(tái)積電公布的第五代CoWoS－S的晶體管數(shù)量將增加20倍,，中介層面積也會(huì)提升3倍。第五代封裝技術(shù)還將封裝8個(gè)128G的HBM2e內(nèi)存和2顆大型SoC內(nèi)核,。

三星的具有的先進(jìn)封裝包括I－Cube,、X－Cube、R－Cube和H－Cube四種方案,。其中,，三星的I－Cube同樣也屬于2．5D封裝。

2018年,，三星發(fā)布了I－Cube2,，可以集成一個(gè)邏輯裸片和兩個(gè)HBM裸片的技術(shù)。目前,，三星推出下一代2．5D封裝技術(shù)是I－Cube4,。I－Cube4包含四個(gè)HBM和一個(gè)邏輯芯片，是I－Cube2的進(jìn)一步升級(jí),。

3D封裝

3D封裝和2．5D封裝的主要區(qū)別在于：2．5D封裝是在Interposer上進(jìn)行布線(xiàn)和打孔,，而3D封裝是直接在芯片上打孔和布線(xiàn)，電氣連接上下層芯片,。

3D領(lǐng)域主要有臺(tái)積電的SoIC技術(shù),、英特爾的Foveros技術(shù)、三星的X－Cube技術(shù),。

臺(tái)積電SoIC技術(shù)屬于3D封裝，是一種晶圓對(duì)晶圓（Wafer－on－wafer）的鍵合技術(shù),。SoIC技術(shù)是采用TSV技術(shù),，可以達(dá)到無(wú)凸起的鍵合結(jié)構(gòu)，把很多不同性質(zhì)的臨近芯片整合在一起，而且當(dāng)中最關(guān)鍵,、最神秘之處,，就在于接合的材料，號(hào)稱(chēng)是價(jià)值高達(dá)十億美元的機(jī)密材料,。

SoIC技術(shù)將同質(zhì)和異質(zhì)小芯片集成到單個(gè)類(lèi)似SoC的芯片中,，具有更小尺寸和更薄的外形，可以整體集成到先進(jìn)的WLSI（又名CoWoS和InFO）中,。從外觀上看,，新集成的芯片就像一個(gè)通用的SoC芯片，但嵌入了所需的異構(gòu)集成功能,。

英特爾推出的Foveros技術(shù),，同樣也是3D封裝的一種。相較于EMIB的凸點(diǎn)間距為55－36um,，F(xiàn)overos將凸點(diǎn)間距進(jìn)一步降低為50－25um,。從3D Foveros的結(jié)構(gòu)上看，最下邊是封裝基底,，之上安放一個(gè)底層芯片,，起到主動(dòng)中介層的作用。在中介層里有大量的TSV 3D硅穿孔,，負(fù)責(zé)聯(lián)通上下的焊料凸起,，讓上層芯片和模塊與系統(tǒng)其他部分通信。

Foveros已經(jīng)實(shí)現(xiàn)了在Meteor Lake中的第二代部署,，具有36μm的凸點(diǎn)間距,。此外，英特爾還在研發(fā)下一代Foveros技術(shù)Foveros Omni和Foveros Direct,。

三星的X－Cube 3D封裝技術(shù)使用TSV工藝,，目前三星的X－Cube測(cè)試芯片已經(jīng)能夠做到將SRAM層堆疊在邏輯層之上，通過(guò)TSV進(jìn)行互聯(lián),，制程是他們自家的7nm EUV工藝,。

中國(guó)大陸的先進(jìn)封裝

實(shí)際上，以2000年為節(jié)點(diǎn),，我們可以將封裝產(chǎn)業(yè)分為傳統(tǒng)封裝階段和先進(jìn)封裝階段,。而封裝是封裝是我國(guó)半導(dǎo)體產(chǎn)業(yè)中發(fā)展最早、起步最快的行業(yè),。

現(xiàn)在,，長(zhǎng)電、通富微電,、華天都已經(jīng)進(jìn)入全球封裝企業(yè)前十,。長(zhǎng)電科技、通富微電、華天科技按營(yíng)收口徑分列第3,、5,、6位，長(zhǎng)電科技已處于國(guó)際第一梯隊(duì),，通富微電與華天科技處于國(guó)際第二梯隊(duì),。

長(zhǎng)電先進(jìn)具備FC、PoP,、Fan－out,、WLP、2．5D／3D等先進(jìn)封裝的能力,；星科金朋新加坡廠擁有Fan－out eWLB和WLCSP封裝能力,，韓國(guó)廠擁有SiP和FC系統(tǒng)封測(cè)能力，江陰廠擁有先進(jìn)的存儲(chǔ)器封裝,、全系列的FC倒裝技術(shù),；長(zhǎng)電韓國(guó)主營(yíng)SiP高端封裝業(yè)務(wù)。

華天科技在先進(jìn)封裝方面已經(jīng)掌握了MCM,、BGA,、3D、SIP,、MEMS,、FC、TSV,、Bumping,、Fan－out、WLP等技術(shù),。

通富微電擁有Bumping,、WLCSP、FC,、BGA,、SiP等先進(jìn)封測(cè)技術(shù)。

2D封裝

在Fan－out封裝上,，華天科技推出了擁有完全自主知識(shí)產(chǎn)權(quán)的晶圓級(jí)eSiFO,。eSiFO的優(yōu)勢(shì)包括硅基板，翹曲小,、應(yīng)力低的高可靠性,，生產(chǎn)周期短、工藝設(shè)備小的低成本,、高集成度,、系統(tǒng)級(jí)封裝,。目前已經(jīng)可以為客戶(hù)提供8英寸、12英寸晶圓級(jí)扇出封裝,。

而在eSiFO技術(shù)的基礎(chǔ)上，可以通過(guò)TSV,、Bumping等晶圓級(jí)封裝的技術(shù),，實(shí)現(xiàn)3D、SiP的封裝,。

長(zhǎng)電科技旗下星科金朋新加坡廠擁有eWLB技術(shù),，作為Fan－out封裝技術(shù)的進(jìn)一步升級(jí)，eWLB技術(shù)主要用于高端手機(jī)主處理器的封裝,，適用于高性能低功耗的芯片產(chǎn)品,。

eWLB技術(shù)能夠?qū)崿F(xiàn)突破性的超薄封裝，具有更高的I／O引腳數(shù),，散熱性能和電氣性能較強(qiáng),，可以提供低功耗、高性能的解決方案,，同時(shí)擴(kuò)展異構(gòu)芯片集成能力,，能夠在不使用成本高昂的TSV技術(shù)的情況下，嵌入多個(gè)垂直三維互聯(lián)的有源和無(wú)源元件到相同的晶片級(jí)封裝,。

2．5D,、3D封裝

長(zhǎng)電科技2021年7月推出了一款使用Chip－Last封裝工藝的高密度扇出式封裝——XDFOI，應(yīng)用場(chǎng)景主要集中在對(duì)集成度和算力有較高要求的FPGA,、CPU,、GPU、AI和5G網(wǎng)絡(luò)芯片等

長(zhǎng)電科技XDFOI技術(shù),，相較于2．5D TSV封裝技術(shù),，具備更高性能、更高可靠性以及更低成本等特性,。該解決方案在線(xiàn)寬或線(xiàn)距可達(dá)到2um的同時(shí),，可實(shí)現(xiàn)多層布線(xiàn)層，另外,，采用了極窄節(jié)距凸塊互聯(lián)技術(shù),，封裝尺寸大，可集成多顆芯片,、高帶寬內(nèi)存和無(wú)源器件,。

3D封裝方面，華天科技推出了3D－eSinC解決方案,。華天科技稱(chēng),，2022年將開(kāi)展2．5D Interpose FCBGA,、FOFCBGA、3D FOSiP等先進(jìn)封裝技術(shù),，以及基于TCB工藝的3D Memory封裝技術(shù),，Double Sidemolding射頻封裝技術(shù)、車(chē)載激光雷達(dá)及車(chē)規(guī)級(jí)12英寸晶圓級(jí)封裝等技術(shù)和產(chǎn)品的研發(fā),。

3DIC方面,，長(zhǎng)電科技推出了擴(kuò)展eWLB。長(zhǎng)電科技基于eWLB的中介層可在成熟的低損耗封裝結(jié)構(gòu)中實(shí)現(xiàn)高密度互連,，提供更高效的散熱和更快的處理速度,。3D eWLB互連（包括硅分割）是通過(guò)獨(dú)特的面對(duì)面鍵合方式實(shí)現(xiàn)，無(wú)需成本更高的TSV互連,，同時(shí)還能實(shí)現(xiàn)高帶寬的3D集成,。

在2．5D／3D封裝方面，通富微電在高性能計(jì)算領(lǐng)域建成了國(guó)內(nèi)2．5D／3D封裝平臺(tái)（VISionS）及超大尺寸FCBGA研發(fā)平臺(tái),。其中2．5D技術(shù)已于2021年成功開(kāi)發(fā),，實(shí)現(xiàn)樣品制作，目前正在配合客戶(hù)做進(jìn)一步產(chǎn)品認(rèn)證和量產(chǎn)規(guī)劃,，預(yù)計(jì)2022年下半年到2023年,，一些客戶(hù)會(huì)逐漸進(jìn)入2．5D封裝量產(chǎn)階段。

隨著世界對(duì)算力需求的增長(zhǎng),，當(dāng)先進(jìn)制程達(dá)到物理極限時(shí),，先進(jìn)封裝或許能夠提供更新的動(dòng)力。正如英特爾CEO帕特?基辛格所說(shuō)：“到2030年,，希望能將單個(gè)設(shè)備中的晶體管數(shù)量從1千億個(gè)增加到1萬(wàn)億個(gè)?，F(xiàn)在對(duì)于技術(shù)專(zhuān)家們而言，既是最好的時(shí)代,，也是最重要的時(shí)代,。”

更多信息可以來(lái)這里獲取==>>電子技術(shù)應(yīng)用-AET<<