內(nèi)容提要

　　·將 RTL 收斂速度加快 5 倍，結(jié)果質(zhì)量改善 25%

　　·RTL 設(shè)計師可快速準(zhǔn)確地了解物理實現(xiàn)指標(biāo),，根據(jù)提供的指引有效提升 RTL 性能

　　·與 Cadence Cerebrus 和 Cadence JedAI Platform 集成,，實現(xiàn) AI 驅(qū)動的 RTL 優(yōu)化

　　中國上海，2023 年 7 月 17 日 —— 楷登電子（美國 Cadence 公司,，NASDAQ：CDNS）近日宣布推出 Cadence^? Joules? RTL Design Studio---這款新的解決方案可為用戶提供實用的洞察,，有助于加快寄存器傳輸級（RTL）設(shè)計和實現(xiàn)流程。前端設(shè)計人員可以在一個統(tǒng)一的界面使用數(shù)字設(shè)計分析和調(diào)試功能,，在進入實現(xiàn)階段之前全面優(yōu)化 RTL 設(shè)計。借助這一解決方案,，用戶可以通過 Cadence 領(lǐng)先的 AI 產(chǎn)品系列,，利用生成式 AI 進行 RTL 設(shè)計探索和大數(shù)據(jù)分析。Joules RTL Design Studio 有助于用戶快速準(zhǔn)確地得出物理估計值,，最多可將 RTL 生產(chǎn)力提升 5 倍,，并實現(xiàn)高達(dá) 25% 的結(jié)果質(zhì)量（QoR）改善。

　　Joules RTL Design Studio 擴充了 Cadence 現(xiàn)有的 Joules RTL Power Solution 解決方案,，通過增加對功率,、性能、面積和擁塞（PPAC）的可見性,，覆蓋了物理設(shè)計的方方面面,。此外，這款新工具還附帶一系列有助于提升生產(chǎn)力的功能和優(yōu)勢,，包括：

　　·獨樹一幟的智能 RTL 調(diào)試輔助系統(tǒng)：提供早期 PPAC 指標(biāo),，在整個設(shè)計周期（邏輯,、物理、生產(chǎn)實現(xiàn)）內(nèi)提供實用的調(diào)試信息,，幫助工程師進行假設(shè)分析,，探索潛在的解決方案，盡量減少迭代,，提升設(shè)計性能,。

　　·依托成熟引擎：Joules RTL Design Studio與 Innovus? Implementation System、Genus? Synthesis Solution 和 Joules? RTL Power Solution 共用相同的強大引擎,，用戶可通過同一個 GUI 訪問所有分析和設(shè)計探索功能,，優(yōu)化結(jié)果質(zhì)量。

　　·集成強大的 AI 技術(shù)：Joules RTL Design Studio 與生成式 AI 解決方案 Cadence Cerebrus? Intelligent Chip Explorer 集成,，用于探索不同的設(shè)計空間場景,，如布線圖優(yōu)化、權(quán)衡頻率和電壓,。此外,，Cadence Joint Enterprise Data and AI （JedAI） Platform 可針對不同的 RTL 版本或前幾代項目進行趨勢和洞察分析。

　　·集成 lint 檢查器：工程師可以循序漸進地運行 lint 檢查器,，提前排除數(shù)據(jù)和設(shè)置問題,，減少錯誤并縮短設(shè)計完成時間。

　　·統(tǒng)一界面：給 RTL 設(shè)計人員帶來了友好高效的使用體驗,，反饋物理實現(xiàn)情況,，定位并分類違例問題，分析瓶頸所在,，以及 RTL,、原理圖和 layout 交互查詢。

　　“現(xiàn)在,，RTL 設(shè)計人員可以快速獲取 PPAC 調(diào)試所需的所有物理信息,。以往，他們只能等到實現(xiàn)階段才能獲得這些信息,，而這個過程短則幾天,，長則數(shù)周，”Cadence 高級副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理 Chin-Chi Teng 博士表示,，“Joules RTL Design Studio 讓設(shè)計人員可以盡早發(fā)現(xiàn)并及時解決各種挑戰(zhàn),，最終加快產(chǎn)品上市。我們的此番努力再次兌現(xiàn)了我們的初始目標(biāo)：將 RTL 收斂速度提升 5 倍,，并實現(xiàn) 25% 的結(jié)果質(zhì)量改善,。”

　　Joules RTL Design Studio 是更廣泛的 Cadence 數(shù)字全流程的一部分，助力客戶加快設(shè)計收斂,。新推出的工具和更廣泛的流程支持公司的智能系統(tǒng)設(shè)計（Intelligent System Design?）戰(zhàn)略,，旨在實現(xiàn)系統(tǒng)級芯片（SoC）卓越設(shè)計。

　　客戶反饋：

　　“我們的工程師實現(xiàn)了高效的分析,，將生產(chǎn)力提高了 2-3 倍,，大大減少了 RTL 設(shè)計師和實現(xiàn)團隊之間的迭代。Joules RTL Design Studio 為我們提供了一種強大,、高效的方法,，使我們可以根據(jù)邏輯和物理原因查找時序違例問題并對其進行分類，還可以執(zhí)行瓶頸分析,，對 RTL,、原理圖和 layout 進行交叉查詢。與我們之前使用的從前至后的設(shè)計流程相比,，我們現(xiàn)在能夠更早發(fā)現(xiàn)設(shè)計問題,。將其與 Cadence 數(shù)字全流程（Genus Synthesis Solution、Innovus Implementation System 和 Tempus Timing Signoff Solution）一起使用,，有助于顯著縮短我們的設(shè)計工期,。除了目前正在進行的設(shè)計外，我們還計劃使用 Joules RTL Design Studio 來提高未來項目的設(shè)計效率,?！?/p>

　　- Shunji Katsuki, general manager, SoC System Development Division, Global Development Group,Socionext

　　“我們的 RTL 設(shè)計團隊致力于打造優(yōu)異的硅產(chǎn)品，以更高的性能和更低的功耗提供更智能的用戶體驗,。要想實現(xiàn)這一目標(biāo),，他們需要基于對功率、性能,、面積和擁塞的早期估計做出設(shè)計決策,。Joules RTL Design Studio 能夠?qū)崿F(xiàn)精確的物理原型驗證，讓我們的設(shè)計人員可以信心滿滿地大膽創(chuàng)新,，減少了前端和后端團隊之間的迭代,，因此聯(lián)發(fā)科可以更快地將各種獨具優(yōu)勢的產(chǎn)品推向市場?！?/p>

　　-Harrison Hsieh，

　　senior general manager of Silicon Product Development, MediaTek

　　“在設(shè)計周期的早期階段找到 RTL 瓶頸對于 IP 開發(fā)至關(guān)重要,，這有助于實現(xiàn)快速更新,，提高 RTL 質(zhì)量并改善 PPA 結(jié)果。特別是對于 Arm,，Joules RTL Design Studio 可以幫助我們找到與擁塞和深層邏輯相關(guān)的問題所在,，從而節(jié)省尋找根本原因的大量時間。”

　　-Mark Galbraith, vice president of Productivity Engineering,Arm

　　“隨著系統(tǒng)級芯片的功耗密度不斷增加,，高能效設(shè)計的重要性與日俱增,。為此，我們在進一步增強 RTL 層面的優(yōu)化方面付出了不懈努力?，F(xiàn)在,，通過利用 Cadence 的 Joules RTL Design Studio，我們能夠在設(shè)計階段的早期進行高效準(zhǔn)確的功率細(xì)化分析,。它能夠進行功耗預(yù)測,，助力我們快速完成 RTL 優(yōu)化迭代，確保設(shè)計團隊顯著加速 RTL 優(yōu)化,?！?/p>

　　-Zejian CAI，COT Methodology,，T-Head, Alibaba

更多精彩內(nèi)容歡迎點擊==>>電子技術(shù)應(yīng)用-AET<<