在 2 月 18 日 -22 日召開的 ISSCC 2024 上，臺(tái)積電又帶來(lái)了一項(xiàng)新技術(shù),。

ISSCC 全稱為 International Solid-State Circuits Conference（國(guó)際固態(tài)電路會(huì)議）,，是學(xué)術(shù)界和工業(yè)界公認(rèn)的全球集成電路設(shè)計(jì)領(lǐng)域最高級(jí)別會(huì)議，更被看作集成電路設(shè)計(jì)領(lǐng)域的 " 芯片奧林匹克大會(huì) ",。

在今年這場(chǎng)大會(huì)上,，臺(tái)積電向外界介紹了用于高性能計(jì)算與 AI 芯片的全新一代封裝技術(shù)，在已有的 3D 封裝基礎(chǔ)上,，又整合了硅光子技術(shù),，以改善互聯(lián)效果、降低功耗,。

據(jù)臺(tái)積電業(yè)務(wù)開發(fā)資深副總裁張曉強(qiáng)介紹,，這項(xiàng)技術(shù)旨在幫助封裝更多 HBM 與 Chiplet 小芯片，進(jìn)而提升 AI 芯片的性能,。

就目前情況而言,，若想增加更多的 HBM 與 Chiplet 小芯片，就必須增加更多零部件與 IC 載板,，可能導(dǎo)致連接與能耗方面出現(xiàn)問(wèn)題——因此便需要硅光子技術(shù),。

臺(tái)積電的這一封裝技術(shù)，通過(guò)硅光子技術(shù),，使用光纖替代傳統(tǒng) I/O 電路傳輸數(shù)據(jù),。不僅如此，在該封裝架構(gòu)中,，異構(gòu)芯片堆疊在基礎(chǔ)芯片頂部,，并使用混合鍵合技術(shù)，以最大限度地提高 I/O 性能。

圖 | 新一代用于高性能計(jì)算與 AI 芯片封裝技術(shù)平臺(tái)

圖 | 目前用于高性能計(jì)算與 AI 芯片封裝技術(shù)平臺(tái)

在新一代封裝技術(shù)平臺(tái)示意圖中,，還出現(xiàn)了 CPO,。張曉強(qiáng)指出，硅光子是 CPO 的最佳選擇,。

此外張曉強(qiáng)表示,，當(dāng)今最先進(jìn)的芯片可容納多達(dá) 1000 億個(gè)晶體管，但有了先進(jìn) 3D 封裝技術(shù),，可以擴(kuò)展至單顆芯片包含 1 萬(wàn)億個(gè)晶體管,。

臺(tái)積電并未透露新一代封裝技術(shù)的具體商業(yè)化時(shí)間。

但值得注意的是,，去年以來(lái),，臺(tái)積電已頻頻傳出布局硅光及 CPO 的動(dòng)向。

2023 年 9 月曾有消息稱,，臺(tái)積電正與博通,、英偉達(dá)等大客戶聯(lián)手開發(fā)硅光及 CPO 光學(xué)元件等新品，最快 2024 年下半年開始迎來(lái)大單,，2025 年有望邁入放量產(chǎn)出階段,。

彼時(shí)業(yè)內(nèi)人士透露，臺(tái)積電未來(lái)有望將硅光技術(shù)導(dǎo)入 CPU,、GPU 等運(yùn)算制程當(dāng)中，內(nèi)部的電子傳輸線路更改為光傳輸,，計(jì)算能力將是現(xiàn)有處理器的數(shù)十倍起跳,。

而臺(tái)積電副總裁之前曾公開表示，如果能提供一個(gè)良好的 " 硅光整合系統(tǒng) ",，就能解決能耗與 AI 運(yùn)算能力兩大關(guān)鍵問(wèn)題,，" 這會(huì)是一個(gè)新的典范轉(zhuǎn)移。我們可能處于一個(gè)新時(shí)代的開端,。"

業(yè)內(nèi)分析稱,，高速資料傳輸目前仍采用可插拔光學(xué)元件，隨著傳輸速度快速進(jìn)展并進(jìn)入 800G 時(shí)代,、未來(lái)更將迎來(lái) 1.6T 至 3.2T 等更高傳輸速率,，功率損耗及散熱管理問(wèn)題將會(huì)是最大難題。而半導(dǎo)體業(yè)界推出的解決方案,，便是將硅光子光學(xué)元件及交換器 ASIC,，通過(guò) CPO 封裝技術(shù)整合為單一模組，此方案已開始獲得微軟,、Meta 等大廠認(rèn)證并采用在新一代網(wǎng)路架構(gòu),。