《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > EDA與制造 > 業(yè)界動態(tài) > 國產(chǎn)EDA反擊 芯華章推出自主數(shù)字芯片驗證AI大模型

國產(chǎn)EDA反擊 芯華章推出自主數(shù)字芯片驗證AI大模型

2025-06-06
來源:快科技

6月5日消息,美國突然掐斷了國產(chǎn)芯片的EDA供應(yīng),Cadence、Synopsys、西門子三大廠全部被迫停止供應(yīng),不過這也是美國再次“助攻”國產(chǎn)科技行業(yè),國產(chǎn)EDA廠商迎來了新機遇。

面向國家在集成電路EDA領(lǐng)域的重大需求,芯華章攜手全國首家集成電路設(shè)計領(lǐng)域國家級創(chuàng)新中心——EDA國創(chuàng)中心,共同推出具有完全自主IP知識產(chǎn)權(quán)的、基于LLM(大語言模型)的數(shù)字芯片驗證大模型ChatDV。

目前,ChatDV已經(jīng)開放免費試用。

1.png

芯華章已經(jīng)在系統(tǒng)級驗證領(lǐng)域建立起完整的數(shù)字驗證全流程工具鏈,擁有超200件專利申請,服務(wù)包括芯擎科技、黑芝麻、燧原科技、飛騰、中科院軟件所、天數(shù)智芯、芯來科技、加特蘭微電子、鯤云科技、曦智科技等數(shù)十家業(yè)內(nèi)知名企業(yè)。

EDA國創(chuàng)中心審慎評估后,選用芯華章GalaxSim高性能邏輯仿真工具,用于大模型生成代碼的仿真驗證,選用GalaxFV形式化驗證工具,用于針對故障代碼的反例數(shù)據(jù)收集,通過深度融合AI技術(shù)與設(shè)計驗證,革新了傳統(tǒng)芯片驗證各個環(huán)節(jié)的工作模式。

據(jù)悉,芯華章GalaxSim在性能上已經(jīng)和國際主流仿真器相當(dāng),并原生支持鯤鵬、飛騰等國產(chǎn)服務(wù)器,且已在多個基于ARM平臺的國產(chǎn)構(gòu)架上測試通過。

2.png

在深度融合項目實踐中,芯華章與中興微電子、EDA國創(chuàng)中心合作發(fā)布《LLM based SVA Generation with Formal Evaluation》、《Automated SVA Generation with LLMs》,并成功入選2025 DVCon China論文。

這些研究成果錨定AI驅(qū)動驗證技術(shù)前沿,既深入解析復(fù)雜斷言生成系統(tǒng)如何借助LLM實現(xiàn)效率突破的技術(shù)細(xì)節(jié),也全面探討國產(chǎn)大模型在EDA領(lǐng)域規(guī)模化應(yīng)用的方法論,為行業(yè)貢獻(xiàn)了可復(fù)用的技術(shù)路徑與實踐參考。

基于芯華章驗證技術(shù),ChatDV能夠自動完成斷言SVA、測試向量TB、參照模型Reference Model的生成,以及RTL代碼錯誤自動調(diào)試,使芯片開發(fā)效率提升超過10倍,驗證成本降低10倍。

在NVIDIA等學(xué)術(shù)與工業(yè)級測試中,ChatDV表現(xiàn)卓越,在300多個基準(zhǔn)上實現(xiàn)語法糾錯率100%,功能糾錯率83%。

3.png

另外,芯華章與中興微電子聯(lián)合研發(fā)基于LLM的SVA生成,打造出具有差異化優(yōu)勢產(chǎn)品GalaxFV,解決在高性能處理器芯片設(shè)計中,復(fù)雜時序邏輯的手工編寫耗時耗力、容易因邊界條件遺漏導(dǎo)致驗證漏洞的問題。

在中興微的項目實測中,GlaxyFV展現(xiàn)出了強大的場景適配能力,而且復(fù)雜斷言開發(fā)效率提升40%以上,原本需要3天的調(diào)試周期縮短至數(shù)小時。

EDA國創(chuàng)中心,即國家集成電路設(shè)計自動化技術(shù)創(chuàng)新中心,是國家科技部2022年12月批準(zhǔn)成立的我國集成電路設(shè)計領(lǐng)域首個國家級技術(shù)創(chuàng)新中心,聚焦下一代EDA技術(shù)突破,以“智能EDA——計算一切電路”為理念,合成海量集成電路設(shè)計數(shù)據(jù),研制電路生成專用工具,創(chuàng)新基于AI大模型的集成電路設(shè)計新范式。

4.png

另外,EDA/IP龍頭企業(yè)上海合見工業(yè)軟件也免費開放了關(guān)鍵產(chǎn)品試用與評估服務(wù)。

首期可免費申請試用的軟件包括:

數(shù)字驗證EDA:

國產(chǎn)首款高性能數(shù)字驗證仿真器UniVista Simulator(簡稱UVS)

國產(chǎn)自主一站式開放調(diào)試平臺UniVista Debugger(簡稱“UVD”)

虛擬原型設(shè)計與仿真工具套件UniVista V-Builder/vSpace

DFT全流程:

國產(chǎn)可測性設(shè)計(DFT)全流程平臺UniVista Tespert(BSCAN、MBIST、ATPG、DIAG、YIELD)

系統(tǒng)級設(shè)計軟件:

國產(chǎn)首款高端大規(guī)模PCB設(shè)計平臺UniVista Archer(包含一體化PCB設(shè)計環(huán)境UniVista Archer PCB和板級系統(tǒng)電路原理設(shè)計輸入環(huán)境UniVistaArcher Schematic)

合見工軟現(xiàn)有產(chǎn)品已覆蓋數(shù)字芯片EDA工具、系統(tǒng)級工具及高端IP,是國內(nèi)唯一一家可以完整覆蓋數(shù)字芯片驗證全流程,同時提供先進(jìn)工藝高速互聯(lián)IP的國產(chǎn)EDA公司。

同時,合見工軟的客戶數(shù)量已超過200家,服務(wù)國內(nèi)絕大多數(shù)高端芯片設(shè)計企業(yè),對數(shù)字大芯片公司關(guān)鍵項目的支持經(jīng)驗豐富,EDA軟件經(jīng)過了諸多實際項目的打磨迭代,技術(shù)支持服務(wù)團隊水平過硬,快速支撐國產(chǎn)高端芯片設(shè)計需求,目標(biāo)全面解決核心卡脖子問題。


Magazine.Subscription.jpg

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:[email protected]