?? 光互連、射頻互連均分為兩種情形,，基于導(dǎo)波的時(shí)鐘分配技術(shù)以及基于無(wú)線互連的時(shí)鐘分配技術(shù),。光時(shí)鐘分配技術(shù)的主要優(yōu)點(diǎn)是時(shí)鐘偏差極小、抖動(dòng)小,、開(kāi)關(guān)功率小,，且電磁干擾可以忽略，但其成本昂貴,、體積笨重及封裝復(fù)雜等缺點(diǎn)大大限制了它的應(yīng)用,。對(duì)于基于導(dǎo)波的射頻時(shí)鐘分配技術(shù)，其時(shí)鐘分配網(wǎng)絡(luò)H樹(shù)的互連線由微帶線構(gòu)成,，可以減少時(shí)鐘相位偏差,，降低時(shí)鐘分配網(wǎng)絡(luò)的功率消耗。然而由于無(wú)線射頻時(shí)鐘分配技術(shù)取消了時(shí)鐘分配網(wǎng)絡(luò),，因此大大減少了時(shí)鐘相位偏差,，降低了功率消耗。

?? 射頻時(shí)鐘分配技術(shù)既克服了傳統(tǒng)數(shù)字時(shí)鐘分配技術(shù)的限制,，又解決了光時(shí)鐘分配技術(shù)在經(jīng)濟(jì)性,、小型化等方面的難題，非常適合高頻時(shí)鐘信號(hào)" title="時(shí)鐘信號(hào)">時(shí)鐘信號(hào)的分配,。本文介紹了基于導(dǎo)波的射頻時(shí)鐘分配技術(shù)和無(wú)線射頻時(shí)鐘分配技術(shù),。

傳統(tǒng)的數(shù)字時(shí)鐘分配

?? 傳統(tǒng)的數(shù)字時(shí)鐘分配技術(shù)中，時(shí)鐘分配網(wǎng)絡(luò)H樹(shù)的互連線由金屬線構(gòu)成,，圖1為一個(gè)具有32輸出端的H樹(shù)示意圖,。

???????????????????????????????????????????? 圖1 H時(shí)鐘分配網(wǎng)絡(luò)
?? H樹(shù)的一個(gè)顯著優(yōu)點(diǎn)是時(shí)鐘驅(qū)動(dòng)器與分枝末端任一個(gè)時(shí)鐘分配點(diǎn)的距離相等，但是實(shí)際設(shè)計(jì)H樹(shù)時(shí)還需要考慮諸如驅(qū)動(dòng)能力,、時(shí)鐘相位偏差,、終端匹配及回轉(zhuǎn)率等問(wèn)題，并做出相應(yīng)的優(yōu)化設(shè)計(jì)。復(fù)雜的高頻數(shù)字系統(tǒng)一般都采用專(zhuān)用的時(shí)鐘分配芯片來(lái)實(shí)現(xiàn)時(shí)鐘分配,，如Analog Device公司的AD951X時(shí)鐘分配器,、Lattice公司的ispClock5300S時(shí)鐘分配器，本質(zhì)上都屬于有線連接,。

?? 在傳統(tǒng)的數(shù)字時(shí)鐘分配技術(shù)中,，時(shí)鐘分配線在驅(qū)動(dòng)時(shí)鐘分配網(wǎng)絡(luò)時(shí)需消耗較大的功率。對(duì)于1GHz頻率的時(shí)鐘信號(hào),，具有1024個(gè)輸出端的時(shí)鐘分配網(wǎng)絡(luò),，時(shí)鐘發(fā)送機(jī)到所有時(shí)鐘接收機(jī)的路徑總長(zhǎng)度為45米，網(wǎng)絡(luò)驅(qū)動(dòng)功率約為30瓦,。另外,，互連線表現(xiàn)出的畸變特性將導(dǎo)致時(shí)鐘信號(hào)脈沖產(chǎn)生波形變化，較差的信號(hào)完整性使得脈沖信號(hào)失真從而產(chǎn)生定時(shí)錯(cuò)誤,，引起系統(tǒng)錯(cuò)誤工作,，甚至有可能出現(xiàn)系統(tǒng)崩潰現(xiàn)象。

?

基于導(dǎo)波的射頻時(shí)鐘分配

?? 隨著時(shí)鐘信號(hào)頻率的提高,，時(shí)鐘分配系統(tǒng)中的功率消耗,、時(shí)鐘相位偏差及定時(shí)抖動(dòng)問(wèn)題越來(lái)越嚴(yán)重，這些都將成為決定高性能數(shù)字系統(tǒng),，尤其是多處理器數(shù)字系統(tǒng)處理速度的主要因素,。高頻時(shí)鐘信號(hào)的分配采用射頻技術(shù)，不僅可以減少網(wǎng)絡(luò)驅(qū)動(dòng)功率,，而且可以解決時(shí)鐘相位偏差,、延遲等問(wèn)題，從而保證信號(hào)完整性,，提高數(shù)字系統(tǒng)的性能和處理速度,。

?? 基于導(dǎo)波的射頻時(shí)鐘分配技術(shù)中，射頻時(shí)鐘分配網(wǎng)絡(luò)H樹(shù)的互連線使用微帶線或嵌入式帶線,，高頻時(shí)鐘信號(hào)以導(dǎo)行波形式在波導(dǎo)中傳送,。無(wú)論是芯片級(jí)射頻時(shí)鐘分配還是板級(jí)或是系統(tǒng)級(jí)射頻時(shí)鐘分配，射頻時(shí)鐘分配系統(tǒng)均由射頻時(shí)鐘發(fā)射機(jī),、射頻時(shí)鐘網(wǎng)絡(luò)以及射頻時(shí)鐘接收機(jī)三部分組成,，下面以板級(jí)射頻時(shí)鐘分配系統(tǒng)為例加以說(shuō)明，參見(jiàn)圖2,。

圖2 極板射頻時(shí)鐘分配
??

?? 射頻時(shí)鐘發(fā)射機(jī)可以采用射頻振蕩器或壓控振蕩器產(chǎn)生射頻時(shí)鐘信號(hào),，也可以采用具有數(shù)字/射頻轉(zhuǎn)換功能的射頻濾波器作為板上時(shí)鐘發(fā)生器，還可以采用具有光/射頻轉(zhuǎn)換功能的光電監(jiān)測(cè)器作為板上時(shí)鐘發(fā)生器,；射頻時(shí)鐘網(wǎng)絡(luò)H樹(shù)的互連線采用微帶結(jié)構(gòu)或嵌入式帶線結(jié)構(gòu)傳輸線,，H樹(shù)的連接耦合器采用平面功率分配器—Wilkinson功率分配器/耦合器,，輸入射頻時(shí)鐘信號(hào)分為兩路功率和相位都相等的輸出射頻時(shí)鐘信號(hào),；射頻時(shí)鐘接收芯片含有射頻放大器和驅(qū)動(dòng)器,，而且射頻放大器內(nèi)部集成有射頻/數(shù)字轉(zhuǎn)換模塊，轉(zhuǎn)換后的數(shù)字時(shí)鐘信號(hào)可以作為芯片內(nèi)鎖相環(huán)驅(qū)動(dòng)電路的輸入信號(hào),，也可以作為芯片內(nèi)時(shí)鐘驅(qū)動(dòng)器的輸入信號(hào),。

?? 韓國(guó)高級(jí)科技研究院學(xué)者Ryu提出低功率、高性能數(shù)字系統(tǒng)的板級(jí)射頻時(shí)鐘分配方法^[2],，并用惠普公司的仿真軟件HP Advanced Design System進(jìn)行了仿真,。仿真結(jié)果表明，與傳統(tǒng)的數(shù)字時(shí)鐘分配技術(shù)相比,，射頻時(shí)鐘分配技術(shù)網(wǎng)絡(luò)驅(qū)動(dòng)功率低,、傳輸線損失小且射頻/數(shù)字轉(zhuǎn)換效率高，適用于時(shí)鐘頻率在0.2GHz～10GHz,、互連長(zhǎng)度在10cm～3m范圍的板級(jí)或系統(tǒng)級(jí)高頻時(shí)鐘信號(hào)的分配,。

無(wú)線射頻時(shí)鐘分配

?? 集成電路技術(shù)的發(fā)展，逐步提高了微處理器的工作頻率以及數(shù)字系統(tǒng)的性能,，對(duì)于GHz頻率以上高頻時(shí)鐘信號(hào)的分配,，傳統(tǒng)時(shí)鐘分配技術(shù)的時(shí)鐘相位偏差、抖動(dòng)問(wèn)題越來(lái)越突出,，嚴(yán)重影響著數(shù)字處理器乃至數(shù)字系統(tǒng)的工作速度,。國(guó)際上許多學(xué)者提出了無(wú)線射頻時(shí)鐘分配技術(shù)，其功率損耗小,、信號(hào)完整性好,，非常適合GHz以上時(shí)鐘信號(hào)的分配。

?? 無(wú)線射頻時(shí)鐘分配技術(shù)中,，高頻時(shí)鐘信號(hào)是通過(guò)集成天線在一個(gè)芯片內(nèi)或在多個(gè)芯片間通信,。射頻時(shí)鐘信號(hào)由集成電路芯片產(chǎn)生時(shí)，時(shí)鐘分配屬于芯片級(jí)射頻時(shí)鐘分配,，反之屬于板級(jí)/系統(tǒng)級(jí)射頻時(shí)鐘分配,。

芯片級(jí)射頻時(shí)鐘分配

?? 芯片級(jí)射頻時(shí)鐘分配系統(tǒng)通過(guò)發(fā)送、接收天線間的微波信號(hào)傳送高頻時(shí)鐘信號(hào),。為了提高系統(tǒng)的抗噪聲能力,，同時(shí)降低所需的天線尺寸，通常先在發(fā)端產(chǎn)生較高頻率的時(shí)鐘信號(hào),，然后在收端分頻成所需要的時(shí)鐘信號(hào),。

系統(tǒng)組成

?? 芯片級(jí)無(wú)線射頻時(shí)鐘分配系統(tǒng)如圖3所示，其中TX表示時(shí)鐘發(fā)射機(jī),，RX表示時(shí)鐘接收機(jī),。集成電路芯片首先產(chǎn)生比局部時(shí)鐘信號(hào)頻率更高的全局時(shí)鐘信號(hào),，然后通過(guò)發(fā)射天線發(fā)射；芯片上的時(shí)鐘接收機(jī)利用天線檢測(cè)發(fā)送全局時(shí)鐘信號(hào),，再分頻成局部時(shí)鐘信號(hào)后送給鄰近電路,。

圖3 芯片級(jí)射頻時(shí)鐘分配
?? 射頻時(shí)鐘發(fā)射機(jī)由三部分組成，如圖4(a)所示,。對(duì)于需提供2GHz頻率時(shí)鐘信號(hào)的芯片,，壓控振蕩器先產(chǎn)生一個(gè)頻率為12GHz的全局時(shí)鐘信號(hào)，經(jīng)兩級(jí)輸出放大后送發(fā)射天線,。為了提供穩(wěn)定的時(shí)鐘頻率,，并且降低時(shí)鐘信號(hào)的抖動(dòng)，用鎖相技術(shù)將壓控振蕩器鎖定到一個(gè)外部參考頻率,，同時(shí)要求壓控振蕩器具有較低的相位噪聲,。

??? 射頻時(shí)鐘接收機(jī)由四部分組成，如圖4(b)所示,。接收天線接收到的全局時(shí)鐘信號(hào)首先經(jīng)過(guò)低噪聲放大器放大,，然后通過(guò)分頻器分頻成2GHz頻率的局部時(shí)鐘信號(hào)，最后經(jīng)過(guò)緩沖器緩沖后分配到鄰近電路,。為了減少干擾和噪聲,，要求低噪聲放大器工作在全局時(shí)鐘信號(hào)頻率；為了減少輸入端的平衡/非平衡轉(zhuǎn)換,，接收機(jī)采用抑制共模噪聲（襯底噪聲）的全差分結(jié)構(gòu),。

?

圖4 射頻時(shí)鐘發(fā)射機(jī)、接收機(jī)框圖

片上天線

? ?集成天線是無(wú)線射頻時(shí)鐘分配系統(tǒng)的重要組成部分,，其增益是決定無(wú)線互連技術(shù)可行性的關(guān)鍵因素,。集成電路芯片上發(fā)送天線、接收天線均受芯片尺寸的限制,，為了減少天線尺寸,、提高輻射效率，片上天線通常工作在較高的頻率范圍,。美國(guó),、加拿大、中國(guó)臺(tái)灣地區(qū)以及新加坡學(xué)者先后設(shè)計(jì)了射頻時(shí)鐘分配系統(tǒng)的片上天線,，可分別應(yīng)用于不同工作頻率,、不同互連長(zhǎng)度情形下射頻時(shí)鐘信號(hào)的分配^[3]。

?? 目前,，片上天線多采用直線形,、鋸齒形和矩形結(jié)構(gòu)，圖5(a),、(b),、(c)分別為直線形,、鋸齒形、矩形雙極天線結(jié)構(gòu)示意圖,。

?? 天線的襯底結(jié)構(gòu),、金屬厚度以及封裝技術(shù)都將會(huì)影響其傳輸增益。對(duì)于襯底結(jié)構(gòu),、金屬厚度,、封裝技術(shù)以及尺寸均相同的雙極型天線，鋸齒形,、矩形天線比直線形天線能更有效地輻射能量，可以獲得較高的增益,。

?

圖5 雙級(jí)性天線結(jié)構(gòu)

典型系統(tǒng)

? GHz以上時(shí)鐘信號(hào)分配采用無(wú)線射頻時(shí)鐘分配技術(shù),，不僅可以降低功率消耗，而且可以減少時(shí)鐘相位偏差,，進(jìn)一步保證信號(hào)完整性,。

? 美國(guó)學(xué)者Floyd提出15GHZ頻率的芯片級(jí)射頻時(shí)鐘分配方法^[4]_，可以實(shí)現(xiàn)3mm～5.6mm的無(wú)線互連,。新加坡學(xué)者Zheng設(shè)計(jì)的芯片級(jí)射頻數(shù)據(jù)通信系統(tǒng)^[5],，也適用芯片級(jí)射頻時(shí)鐘信號(hào)的分配。
?

板級(jí)/系統(tǒng)級(jí)無(wú)線射頻時(shí)鐘分配

?? 目前,，微處理器工作頻率及數(shù)字系統(tǒng)性能都隨著集成電路技術(shù)的發(fā)展不斷提高,。傳統(tǒng)的數(shù)字時(shí)鐘分配技術(shù)表現(xiàn)出極差的信號(hào)完整性，不再適宜印刷電路板上集成電路芯片間的時(shí)鐘信號(hào)分配,。具有功率消耗小,、信號(hào)完整性好的無(wú)線互連時(shí)鐘分配技術(shù)是當(dāng)前的最佳選擇。

???板級(jí)/系統(tǒng)級(jí)射頻時(shí)鐘分配系統(tǒng),，由片外射頻時(shí)鐘發(fā)射機(jī)和片上射頻時(shí)鐘接收機(jī)兩部分組成,。典型的板級(jí)射頻時(shí)鐘分配系統(tǒng)如圖6所示。

??????????????????????????????????????????? 圖6 板級(jí)射頻時(shí)鐘分配
?? 片外時(shí)鐘發(fā)射機(jī)首先產(chǎn)生15GHz的全局時(shí)鐘信號(hào)(頻率為局部時(shí)鐘信號(hào)頻率的8倍),，然后通過(guò)拋物面天線發(fā)射,；分布在印刷電路板(PCB)或多芯片模塊(MCM)上的時(shí)鐘接收機(jī)先用接收天線檢測(cè)發(fā)送的全局時(shí)鐘信號(hào)，經(jīng)過(guò)低噪聲放大器放大后,，同步分頻成1.875GHz的局部時(shí)鐘信號(hào),。采用片外時(shí)鐘發(fā)射機(jī)使得所有接收機(jī)能夠接收到幅度、相位均相等的全局時(shí)鐘信號(hào),，可以減少因幅度,、相位不匹配引起的時(shí)鐘相位偏差，進(jìn)而保證信號(hào)完整性^[6]_,。

?? 美國(guó)學(xué)者Floyd首先提出了15GHz的板級(jí)射頻時(shí)鐘分配方法^[7]_,可實(shí)現(xiàn)5.6mm的無(wú)線互連,。美國(guó)學(xué)者Chang設(shè)計(jì)的板級(jí)射頻數(shù)據(jù)通信系統(tǒng)^[8]_,，也可以應(yīng)用于板級(jí)高頻時(shí)鐘信號(hào)的分配。

??? 國(guó)際學(xué)者的研究結(jié)果表明,，GHz以上時(shí)鐘信號(hào)的分配適宜采用無(wú)線射頻時(shí)鐘分配技術(shù),，尤其是高數(shù)據(jù)速率、大量輸出端情形更能體現(xiàn)出無(wú)線時(shí)鐘分配系統(tǒng)的優(yōu)越性,。

結(jié)論

?? 隨著時(shí)鐘信號(hào)頻率的不斷提高,，傳統(tǒng)互連線所帶來(lái)的一系列問(wèn)題將制約集成電路的發(fā)展,射頻互連技術(shù)必將成為集成電路芯片內(nèi)電路間、板級(jí)/系統(tǒng)級(jí)集成電路芯片間時(shí)鐘信號(hào)分配的全新方式,?；趯?dǎo)波的射頻時(shí)鐘分配技術(shù)和無(wú)線射頻時(shí)鐘分配技術(shù)是近幾年來(lái)國(guó)際學(xué)術(shù)界興起的一個(gè)前沿研究領(lǐng)域。

? ?時(shí)鐘頻率為0.2GHz－10GHz的高速數(shù)字系統(tǒng),，時(shí)鐘分配已步入射頻互連階段,。國(guó)際學(xué)者的仿真結(jié)果表明，對(duì)于基于導(dǎo)波的射頻時(shí)鐘分配技術(shù),，GHz射頻時(shí)鐘分配系統(tǒng)時(shí)鐘相位偏差,、抖動(dòng)可以忽略，5GHz以下板級(jí)信號(hào)完整性及10GHz以下系統(tǒng)級(jí)信號(hào)完整性問(wèn)題并不嚴(yán)重,；對(duì)于無(wú)線射頻時(shí)鐘分配技術(shù),，利用無(wú)線互連技術(shù)分配高頻時(shí)鐘信號(hào)，不僅減少了功率消耗,，而且保證了信號(hào)的完整性,；使用先進(jìn)的CMOS技術(shù)可以提高工作頻率，從而改善天線性能,，進(jìn)一步增加互連距離,。只是GHz以上射頻時(shí)鐘分配系統(tǒng)會(huì)引起嚴(yán)重散射，所以有必要使用屏蔽金屬盒或者采用嵌入式設(shè)計(jì),。當(dāng)然,，電磁干擾、封裝效應(yīng),、電磁波散射以及數(shù)據(jù)通信等問(wèn)題都有待進(jìn)一步的研究^[9-12]_,。

?

? 無(wú)線互連技術(shù)不僅可以傳輸時(shí)鐘信號(hào)，而且可以傳輸數(shù)據(jù)信號(hào),，二者的不同之處僅在于無(wú)線數(shù)據(jù)通信需要一種調(diào)制機(jī)制,。因此，無(wú)線時(shí)鐘分配技術(shù)是評(píng)價(jià)無(wú)線互連可能性的本質(zhì)性開(kāi)端,，是進(jìn)而發(fā)展無(wú)線互連系統(tǒng)的關(guān)鍵部分,。而且，無(wú)線互連技術(shù)除了應(yīng)用于高性能的數(shù)字系統(tǒng)外,，還可應(yīng)用在通信,、雷達(dá)等其他系統(tǒng)中,。

?

參考文獻(xiàn)

[1] DAVIS J A.Interconnect limits on gigascale integration(GSI) in the 21st century[J].Proc IEEE，2001,，89(3)： 305-324.

[2] RYU W,，KIM H，AHN S,，et al.RF interconnect for multi-Gbit/sec?board-level clock distri-bution[A]. IEEE Conference on Electrical Performance of Electronic Packaging[C]. San Diego,，USA，1999.33-36.

[3] KIM K,，O K K.Characteristics of?integrated dipole antennas on bulk,，SOI，and SOS substrates for wireless communication[A].Proceedings of the IITC[C].San Francisco,，CA,，1998. 21-23.

[4] FLOYD B A，HUNG C M,，O K K.?Intra-chip wireless interconnect for clock distribution implemented with integrated antennas，receivers,，and?transmitters[J].IEEE on Solid-State?Circuits,，2002，37(5)：543-552.

[5] YUAN Jin Zheng,，YUE Ping Zhang,，Yan Tong.A novel wireless interconnect technology using impulse radio for interchip communications[J].IEEE?Trans on Microwave Theory and Techniques，2006,，54(4)：1912- 1920.

[6] BOMSTAD W,，O K K.Phase and amplitude distribution measurements using a compact test range applicable to wireless clock distribution[A].Proceedings of the IEEE International??Antennas and Propagation Society?Symposium[C].San Antonio，TX,，2002.726-729.

[7] FLOYD B A,，Xiao-Ling Guo， CASERTA J,，et al.Wireless interconnects for clock distribution[A].Pro of the 8th ACM/IEEE international workshop on Timing issues in the specification and synthesis of digital systems[C].Monterey,，California，USA,，2002.105-108.

[8] CHANG M F,，ROYCHOWDHURY V P，ZHANG L,，et al.RF/wireless interconnect for inter- and intra-chip communi-cation[J],，Proc IEEE，2001,，89(4)：456-466.

[9] YOON H,，KIM K,，O K K.Interference effects on integrated dipole antennas by a metal cover for an inte-???? grated circuit package[A].Proceedings of the IEEE International Antennas?and Propagation Society Symposium[C]. Salt Lake City，UT,，2000.782-785.

[10] RYU W,，YIM M J，PAIK K W,，et?al.Anisotropic conductive film(ACF)? flip-chip interconnect in over GHz??RF clock distribution system[A].Proceedings of the IEEE International Adhesive Joining and Coating Technology[C].Helsinki,，F(xiàn)inland，2000. 153-158.

[11] CHANDRA G,，KAPUR P,，SAR- ASWAT K C.Scaling trends for the on chip power dissipation[A].Proceedings of the IEEE 2002 International Interconnect Technology Con-ference[C].San Francisco，CA,，2002.?170-172.

[12] YUE Ping Zhang.Bit-error-rate performance of intra-chip wireless interconnect systems[J].IEEE Communications Letter,，2004，8(1)：39-41.