1 引言
PCB(印制電路板)是電子設備中電路元件工作的平臺，它提供電路元器件之間的電氣連接,，其性能直接關系到電子設備質量的優(yōu)劣。隨著微電子技術的迅速發(fā)展和電路集成度的提高,，PCB板上的元器件密度越來越高,，系統(tǒng)工作速度越來越快，這使得PCB電磁兼容性設計越來越重要,，成為一個電路系統(tǒng)穩(wěn)定正常工作的關鍵,。
2 PCB中常見的電磁干擾
解決PCB設計中的電磁兼容性問題由主動減小和被動補償兩種途徑，為此必須對電磁干擾的干擾源和傳播途徑進行分析,。通常PCB設計中存在的電磁干擾有:傳導干擾、串音干擾以及輻射干擾,。
2.1 傳導干擾
傳導干擾主要通過導線耦合及共模阻抗耦合來影響其它電路,。例如噪音通過電源電路進入某一系統(tǒng)，所有使用該電源的電路就會受到影響,。圖1表示的是噪音通過共模阻抗耦合,，電路1與電路2共同使用一根導線獲取電源電壓和接地回路，如果電路1的電壓突然需要升高,，那么電路2的電壓必將因為共用電源以及兩回路之間的阻抗而降低,。
圖1
2.2 串音干擾
串音干擾是一個信號線路干擾另一鄰近的信號路徑。它通常發(fā)生在鄰近的電路和導體上,，用電路和導體的互容和互感來表征,。例如，PCB上某一帶狀線上載有低電平信號,，當平行布線長度超過10cm時,，就會產生串音干擾。由于串音可以由電場通過互容,、磁場通過互感引起,，所以考慮PCB帶狀線上的串音問題時,，最主要的問題是確定電場（互容）、磁場（互感）耦合哪個是主要的因素,。
2.3 輻射干擾
輻射干擾是由于空間電磁波的輻射而引入的干擾,。PCB中的輻射干擾主要是電纜和內部走線間的共模電流輻射干擾。當電磁波輻射到傳輸線上時,，將出現(xiàn)場到線的耦合問題,。沿線引起的分布小電壓源可分解為共模（CM）和差模（DM）分量。共模電流指兩導線上振幅相差很小而相位相同的電流,，差模電流則是兩導線上振幅相等而相位相反的電流,。
3 PCB的電磁兼容設計
隨著PCB板的電子元器件和線路的密集度不斷增加，為了提高系統(tǒng)的可靠性和穩(wěn)定性,，必須采取相應的措施,，使PCB板的設計滿足電磁兼容要求，提高系統(tǒng)的抗干擾性能,。
3.1 PCB板的選取
在PCB板設計中,，相近傳輸線上的信號之間由于電磁場的相互耦合而發(fā)生串擾，因此在進行PCB的電磁兼容設計時,，首先考慮PCB的尺寸,，PCB尺寸過大，印制線過長,，阻抗必然增加,，抗噪聲能力下降，成本也會增加,；PCB尺寸過小,，鄰近傳輸線之間容易發(fā)生串擾，而且散熱性能不好,。
印制電路板有單面板,、雙面板和多層板之分。單面和雙面板一般用于低,、中密度布線的電路和集成度較低的電路,；多層板適用于高密度布線、高集成度芯片的高速數(shù)字電路,。
根據(jù)電源,、地的種類、信號線的密集程度,、信號頻率,、特殊布線要求的信號數(shù)量、周邊要素、成本價格等方面的綜合因素來確定PCB板的層數(shù),。要滿足EMC的嚴格指標并且考慮制造成本,，適當增加地平面是PCB的EMC設計最好的方法之一。對電源層而言,，一般通過內電層分割能滿足多種電源的需要,，但若需要多種電源供電，且互相交錯,，則必須考慮采用兩層或兩層以上的電源平面,。對信號層而言，除了考慮信號線的走線密集度外,，從EMC的角度,，還需要考慮關鍵信號(如時鐘、復位信號等)的屏蔽或隔離,，以此確定是否增加相應層數(shù),。
3.2 PCB板的布局設計
PCB的布局通常應遵循以下原則:
(1)盡量縮短高頻元器件之間的連線，減少他們的分布參數(shù)和相互之間的電磁干擾,。容易受干擾的元件不能靠得太近,，輸入輸出應盡量遠離。
(2)某些元器件或導線之間可能有較高的電壓,，應加大他們之間的距離,，以免放電引出意外短路。
(3)發(fā)熱量大的器件應為散熱片留出空間,，甚至應將其裝在整機的底版上,，以利于散熱。熱敏元件應遠離發(fā)熱元件,。
(4)按照電路的流程安排各功能單元的位置,，使布局便于信號流通，并使信號盡可能保持一致的方向,。
(5)以每個功能模塊的核心元件為中心，圍繞它進行布局,，盡量減少和縮短各元器件之間的引線和連接長度,。
(6)綜合考慮各元件之間的分布參數(shù)。盡可能使元器件平行排列,，這樣不僅有利于增強抗干擾能力,，而且外觀美觀，易于批量生產,。
3.3 元器件的布局設計
相比于分立元件,，集成電路元器件具有密封性好、焊點少、失效率低的優(yōu)點,，應優(yōu)先選用,。同時，選用信號斜率較慢的器件,，可降低信號所產生的高頻成分,，充分使用貼片元器件能縮短連線長度，降低阻抗,，提高電磁兼容性,。
元器件布置時，首先按一定的方式分組,，同組的放在一起,，不相容的器件要分開布置，以保證各元器件在空間上不相互干擾,。另外,，重量較大的元器件應采用支架固定。
3.4 PCB板的布線設計
PCB布線設計總的原則是先時鐘,、敏感信號線,，再布高速信號線，最后不重要信號線,。布線時,，在總的原則前提下，還需考慮以下細節(jié):
(1)在多層板布線中,，相鄰層之間最好采用“井”字形網狀結構,；
(2)減少導線彎折，避免導線寬度突變,，為防止特性阻抗變化,，信號線拐角處應設計成弧形或用45度折線連接；
(3)PCB板的最外層導線或元器件離印制板邊緣距離不小于2mm,，不但可防止特性阻抗變化,，還有利于PCB裝夾；
(4)對于必須鋪設大面積銅箔的器件,，應該用柵格狀,，并且通過過孔與地層相連；
(5)短而細的導線能有效抑制干擾,，但太小的線寬會增加導線電阻,，導線的最小寬度可視通過導線的最大電流而定，一般而言,，對于厚度為0.05mm,，寬度為1mm銅箔允許的電流負荷為1A,。對于小功率數(shù)字集成電路，選用0.2-0.5mm線寬即可,。在同一PCB中,，地線、電源線寬應大于信號線,；
3.5 PCB板的電源線設計
(1)根據(jù)印制板PCB電流的大小,，盡量加粗電源線和地線的寬度，減少環(huán)路電阻,，同時,，使電源線地線的走向和數(shù)據(jù)傳遞方向一致，有助于增強抗噪聲能力,。
(2)盡量選用貼片元件,，縮短引腳長度，減少去耦電容供電回路面積,，減少元件分布電感的影響,。
(3)在電源變壓器前端加電源濾波器，抑制共模噪聲和差模噪聲,，隔離外部和內部脈沖噪聲的干擾,。
(4)印制電路板的供電線路應加上濾波電容和去耦電容。在板的電源引入端加上較大容量的電解電容做低頻濾波,，再并聯(lián)一個容量較小的瓷片電容做高頻濾波,。
(5)不要把模擬電源和數(shù)字電源重疊放置，以免產生耦合電容,，造成相互干擾,。
3.6 PCB板的地線設計
(1)為了減少地環(huán)路干擾，必須想辦法消除環(huán)路電流的形成,，具體可采用隔離變壓器,，光耦隔離等切斷地環(huán)路電流的形成或采用平衡電路消除環(huán)路電流等。
(2)為了消除公共阻抗的耦合,，應減小公共地線部分的阻抗,，加粗導線或對地線鋪銅；另一方面可通過適當?shù)慕拥胤绞奖苊庀嗷ジ蓴_,，如并聯(lián)單點接地,，串聯(lián)混合單點接地，徹底消除公共阻抗,。
(3)為消除數(shù)字器件對模擬器件的干擾，數(shù)字地和模擬地應分開,，并單獨設置模擬地和數(shù)字地,。高頻電路多采用串聯(lián)接地方式,，地線要短而且粗，高頻元件周圍盡量用柵格狀大面積鋪銅加以屏蔽,。
3.7 PCB板的晶振電路的布局
晶振電路的頻率較高,，這使它成為系統(tǒng)中的重要干擾源。關于晶振電路的布局,，有以下注意事項：
?。?）晶振電路盡量靠近集成塊，所有連接晶振輸入/輸出端的印制線盡量短,，以減少噪聲干擾及分布電容對晶振的影響,。
（2）晶振電容地線應使用盡量寬而短的印制線連接至器件上,；離晶振最近的數(shù)字地引腳,，應盡量減少過孔。
?。?）晶振外殼接地,。
3.8 PCB板的靜電防護設計
靜電放電的特點是高電位、低電荷,、大電流和短時間,，對PCB設計的靜電防護問題可從以下幾方面進行考慮:
(1)盡量選擇抗靜電等級高的元器件，抗靜電能力差的敏感元件應遠離靜電放電源,。試驗證明,，每千伏靜電電壓的擊穿距離約1mm，因此若將元器件同靜電放電源保持16mm距離,，即可抵抗約16KV的靜電電壓,；
(2)保證信號回流具有最短通路，有選擇性的加入濾波電容和去耦電容,，提高信號線的靜電放電免疫能力,；
(3)采用保護器件如電壓瞬態(tài)抑制二極管，對電路進行保護設計,；
(4)相關人員在接觸PCB時務必帶上靜電手環(huán),，避免人體電荷移動而導致靜電積累損傷。
4 結語
PCB電磁兼容設計在于減少對外電磁輻射和提高抗電磁干擾的能力,，合理的布局和布線
是設計的關鍵所在,。本文所介紹的各種方法與技巧有利于提高高速PCB的EMC特性，當然這些只是EMC設計中的一部分,，通常還要考慮反射噪聲,，輻射發(fā)射噪聲，以及其他工藝技術問題引起的干擾,。在實際的設計中,，應根據(jù)設計的目標要求和設計條件,，采用合理的抗電磁干擾措施，做出全面的考慮,，設計出具有良好EMC性能的PCB電路板
參考文獻：
[1]張潔萍.電磁兼容與印刷電路板的設計[J].印刷電路信息,，2005No.5.
[2]白云同.電磁兼容設計[M]，北京：北京郵電大學出版社,，2004
[3] 高攸綱. 屏蔽與接地[M].北京:北京郵電大學出版社,2004.
[4] Mark I.Montrose. 電磁兼容和印制電路板---理論,、設計和布線[M].北京:人民郵電出版社,2002.