《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 可編程時(shí)脈發(fā)生器CY22150及其應(yīng)用
可編程時(shí)脈發(fā)生器CY22150及其應(yīng)用
蔡亞茹 楊文考 吳桂芳
摘要: 數(shù)字產(chǎn)品必須要有時(shí)脈的控制,,才能精確處理數(shù)字信號(hào),。CY22150是一款具有立即編程的時(shí)脈發(fā)生器,提出一種實(shí)際可行的接口電路設(shè)計(jì)方案。結(jié)合輸出頻率的計(jì)算說(shuō)明了其內(nèi)部主要寄存器的設(shè)置,,給出其與XC3S1400AFG676的實(shí)際接口電路,程序設(shè)計(jì)及仿真結(jié)果,。輸出時(shí)脈頻率為200 MHz時(shí)波形穩(wěn)定,CY22150適用于高頻應(yīng)用,。而軟件實(shí)現(xiàn)及輸出頻率改變簡(jiǎn)單,表明CY22150的客制化功能使其操作靈活,,具有廣泛的工程應(yīng)用前景,。
Abstract:
Key words :

時(shí)脈是許多系統(tǒng)如PC、打印機(jī),、視訊轉(zhuǎn)換器,、高階工件站及各種通訊產(chǎn)品的必要組件。CY22150是一款具有立即編程能力的全新可編程時(shí)脈發(fā)生器,,可為各種電信,、高容量?jī)?chǔ)存及多媒體應(yīng)用系統(tǒng)等領(lǐng)域,提供高頻寬,、低雜訊與高精準(zhǔn)度的輸出信號(hào),,具備高度完整的客制化功能,支持6組可設(shè)定輸出,,輸出頻率范圍大,。本文就CY22150實(shí)際應(yīng)用展開(kāi)討論,介紹了一種實(shí)際可行的接口電路,。

1 CY22150器件簡(jiǎn)介
1.1 主要特點(diǎn)和引腳功能

    CY22150系列器件有CY225IOFC和CY2251OFI兩款,,它們的引腳排列如圖1所示,采用16引腳的TSSOP封裝,。表l所列是其引腳功能,。

 


    CY22150的主要特點(diǎn)為:內(nèi)部集成一個(gè)鎖相環(huán),能夠產(chǎn)生低偏移,、低抖動(dòng),、高精確度的輸出;輸出頻率的最大值是200 MHz,,參考輸入頻率可以由外部晶振產(chǎn)生,,也可由外部時(shí)鐘驅(qū)動(dòng)源產(chǎn)生;為易變,、系統(tǒng)級(jí),、用戶化的特定頻率和選擇提供工業(yè)標(biāo)準(zhǔn)接口;串行接口,、可再次編程允許設(shè)計(jì)的快速更改和產(chǎn)品性能的快速提高,;適用于商業(yè)、工業(yè),、網(wǎng)絡(luò),、通信等一般性應(yīng)用,常見(jiàn)于標(biāo)準(zhǔn)和低電壓的系統(tǒng),;I2C串行接口工作在100 kHz或者400 kHz,。
1.2 輸出頻率計(jì)算及寄存器設(shè)置
1.2.1 頻率計(jì)算

    CY22150是一個(gè)非常靈活的時(shí)鐘發(fā)生器,,由4個(gè)基本變量決定最終的輸出頻率,分別是輸入?yún)⒖碱l率(REF),,內(nèi)部分頻器P和Q,,以及靈活計(jì)算頻率值的Post Divider。以下是3個(gè)可用的決定最后輸出頻率的公式:
   
    CY22150PLL基本模塊表如圖2所示,。CY22150的6個(gè)輸出時(shí)鐘中的每一個(gè)都有7種可用的選擇,。6個(gè)分頻器分別為/2,/3,,/4,,/DIV1N,/DIV2N,,其中DIV1N和DIV2N是根據(jù)實(shí)際輸出需要進(jìn)行設(shè)定的,。這些分頻器的值(Post Divider)可以直接應(yīng)用于式(1)和式(2),計(jì)算最后的時(shí)鐘頻率,。第7種情況是直接輸出參考輸入頻率,,即常說(shuō)的bypass通路。


1.2.2 寄存器設(shè)置
    使用CY22150時(shí),,可以使用缺省的輸出,,用戶也可以根據(jù)自己的實(shí)際需要設(shè)定寄存器的值。缺省狀態(tài)下,,所有的Bit位都設(shè)置為0,,所有的輸出都是三態(tài),且晶振電路是活躍的,。
    CY22150作為服務(wù)器件使用時(shí),,其地址是69H(1101001),內(nèi)部所有寄存器的地址和寄存器的值都是8 Bit,。CY22150內(nèi)部有11個(gè)可控制的寄存器,,其使用主要是這些寄存器的配置。寄存器設(shè)置參見(jiàn)文獻(xiàn),。它們分別是時(shí)鐘使能寄存器(09H),,Bank1分頻控制寄存器(0CH),輸入晶振控制寄存器(12H),,輸入負(fù)載電容控制寄存器(13H),,電荷泵及PB計(jì)數(shù)器寄存器(40H,41H),,P0,、Q計(jì)數(shù)器寄存器(42H),交叉點(diǎn)開(kāi)關(guān)矩陣控制寄存器(44H,,45H,,46H),Bank2分頻控制寄存器(47H),。
    以下結(jié)合式(1)說(shuō)明CY22150使用中比較重要的寄存器的配置:
    1)參考頻率(REF) REF可以是晶振產(chǎn)生的,,也可以是外部驅(qū)動(dòng)頻率。若由晶體產(chǎn)生,,REF的范圍是8~30 MHz,,若為外部驅(qū)動(dòng)頻率,REF的范圍是1~133 MHz,。與REF的設(shè)定相關(guān)的Bit是輸入晶振控制寄存器(12H)的4,、5位,其具體設(shè)定與REF的范圍及晶振屬性有關(guān),,具體如表2和表3所示,。


    2)Q計(jì)數(shù)器 Q計(jì)數(shù)器的值是由PO、Q計(jì)數(shù)器寄存器(42H)的低7位確定的,,Qtotal的計(jì)算由式(4)決定,,其范圍是2~129。
   
    在具體的使用中,,為了保證CY22150穩(wěn)定工作,,REE/Qtotal的值不可高于250 kHz。
    3)P計(jì)數(shù)器 PLL的輸出頻率是由Q和P共同決定的,,Ptptal由PB和PO這2個(gè)內(nèi)部變量決定,,計(jì)算由式(5)決定。
   
    PB是一個(gè)10 Bit的變量,,由寄存器40H的低2位和41H的全8位決定,;PO是一個(gè)1 Bit的變量,由寄存器42H的最高位決定,,它的引入確保了PB是整數(shù),,當(dāng)Ptotal是奇數(shù)時(shí),PO為1,,Ptotal是偶數(shù)時(shí),,PO為0。
    Ptotal的可用范圍是8~2 055,,為了確保CY22150穩(wěn)定的工作,,(Ptotal(REE/Qtotal))應(yīng)該在100~400 MHz之間。為了使PLL穩(wěn)定工作,,Ptotal的范圍規(guī)定為16~1 023,,在具體的應(yīng)用時(shí)Ptotal不同,寄存器40H的4..2設(shè)置不同,其設(shè)置與Ptotal的值有關(guān),,如表4所示,。


    4)時(shí)鐘輸出的設(shè)置 VC0的輸出被接到兩個(gè)多控開(kāi)關(guān),最后的時(shí)鐘輸出由兩個(gè)分頻板決定,。分頻的選擇共有以下幾種:/2,,/3,/4,,/DIVxN,,其中DIVxN是可變的。兩個(gè)多控開(kāi)關(guān)(DIVlSRC和DIV2SRC)決定最后的輸出時(shí)鐘是由哪個(gè)分頻板得到的,,DIV1SRC的控制位置為0是表示選通了Bank1,,DIV2SRC的控制位置為0是表示選通了Bank2。每一個(gè)時(shí)鐘輸出都可以是7種頻率源之一,,CLKSRC(2..0)交叉開(kāi)關(guān)矩陣的設(shè)置決定最后的時(shí)鐘輸出,,相應(yīng)的控制位在交叉點(diǎn)開(kāi)關(guān)矩陣控制寄存器(44H,45H,,46H)中設(shè)定,。時(shí)鐘輸出由時(shí)鐘使能寄存器(09H)的低6位決定,控制位為1,,表示該輸出被選定,。

2 典型應(yīng)用
2.1 硬件電路

    CY22150的應(yīng)用電路如圖3所示(機(jī)頂盒電路的一部分)。該電路為XC3S1400AFG676型低成本的Spartan_3AFPGA器件,,提供時(shí)鐘信號(hào),,根據(jù)FPGA工作的需要提供不同頻率的時(shí)鐘。CY22150輸入信號(hào)是12.5 MHz(引腳1),,輸出時(shí)鐘是LCLK1(引腳7),、LCLK2(引腳8)、LCLK3(引腳9),、LC LK4(引腳12)分別接X(jué)C3Sl400AFG676的IO_L28P_2/GCLK2(52引腳),、IO_L28N_2/GCLK3(51引腳)、IO_L27P_2/GCLKO(50引腳),、IO_L27N_2/G CLK1(49引腳),,這8個(gè)引腳的連接保證CY22150為XC3S1400AFG676提供工作時(shí)鐘。CY22150的I2C數(shù)據(jù)輸入(引腳4)接X(jué)C3S1400AFG676的IO_L29N_ 2(53引腳),,CY22150 I2C時(shí)鐘輸入(引腳15)接X(jué)C3S1400AFG676的IO_L29P_2(54引腳),,這4個(gè)引腳的連接保證電路控制數(shù)據(jù)、工作時(shí)序的一致,。圖3中“×”表示該引腳沒(méi)有連接,。


    在該電路中,,XC3S1400AFG676需用4個(gè)時(shí)鐘接口,CY22150有7個(gè)可用的時(shí)鐘輸出,。采用CY22150,,一個(gè)時(shí)脈發(fā)生器可提供電路需要的4個(gè)時(shí)鐘(如果采用ICD2053,只有1個(gè)時(shí)鐘輸出的時(shí)脈發(fā)生器),,這樣降低了開(kāi)發(fā)成本,,縮小產(chǎn)品的體積,,對(duì)一個(gè)時(shí)脈發(fā)生器控制就可同時(shí)產(chǎn)生電路所需的4種不同頻率,,操作簡(jiǎn)單。在電路的設(shè)計(jì)中,,保證電路穩(wěn)定工作,,在接地和接電源處要接不同電容值的電容或者不同阻值的電阻來(lái)減小干擾。
2.2 軟件設(shè)計(jì)
    在該應(yīng)用中,,主要實(shí)現(xiàn)對(duì)CY22150的寫(xiě)控制,。寫(xiě)控制的主要過(guò)程描述如下:產(chǎn)生開(kāi)始信號(hào),寫(xiě)器件地址及寫(xiě)控制位,,ACK響應(yīng),,寫(xiě)寄存器地址,ACK響應(yīng),,寫(xiě)寄存器的值,,ACK響應(yīng),產(chǎn)生停止信號(hào),。其狀態(tài)轉(zhuǎn)換圖如圖4所示,。整個(gè)過(guò)程中,關(guān)鍵是實(shí)現(xiàn)相應(yīng)寄存器的寫(xiě),,以下程序?qū)崿F(xiàn)的是某一寄存器的寫(xiě),,其他寄存器的寫(xiě)過(guò)程與之相似。

此內(nèi)容為AET網(wǎng)站原創(chuàng),,未經(jīng)授權(quán)禁止轉(zhuǎn)載,。