摘 要：針對復(fù)雜數(shù)字視頻處理" title="數(shù)字視頻處理">數(shù)字視頻處理電路的數(shù)據(jù)處理量大、處理過程復(fù)雜,、系統(tǒng)工作頻率高,、涉及到復(fù)雜嚴(yán)格的時序邏輯關(guān)系的特點(diǎn),，按照場序制彩色FSC" title="場序制彩色FSC">場序制彩色FSC原理和VESA標(biāo)準(zhǔn),，采用現(xiàn)代EDA技術(shù),，設(shè)計了一個適于FPGA" title="FPGA">FPGA實(shí)現(xiàn)的、應(yīng)用于MD800G6驅(qū)動控制器中的復(fù)雜數(shù)字視頻信號處理器IP核" title="IP核">IP核,，給出了各個部分的設(shè)計,。仿真結(jié)果表明了設(shè)計的可行性。該設(shè)計具有可靠性高,、升級容易等特點(diǎn),。
關(guān)鍵詞：數(shù)字視頻處理  場序制彩色FSC  FPGA  IP核

    進(jìn)入21世紀(jì)，硅基液晶LCoS(Liquid Crystal on Silicon)顯示技術(shù)取得了長足的發(fā)展,，也促進(jìn)了顯示器的微型化,。LCoS微型顯示器是一種新型的單色反射式液晶顯示器件，是半導(dǎo)體VLSI技術(shù)和液晶技術(shù)巧妙結(jié)合的高新技術(shù),。由于其自身所具有的體積小,、低功耗等獨(dú)特優(yōu)點(diǎn)，該顯示器在軍事和民用領(lǐng)域得到了廣泛的應(yīng)用,，如蜂窩可視移動電話,、袖珍式電子字典、掌上型投影儀,、GPS觀測器,、虛擬現(xiàn)實(shí)、可穿戴計算機(jī),、視頻游戲等,，具有良好的發(fā)展前景。MD800G6是比較典型的產(chǎn)品,，但它需要設(shè)計專門的驅(qū)動電路,，而其驅(qū)動電路中必然存在復(fù)雜的視頻處理電路。
    由于復(fù)雜的數(shù)字視頻處理電路不但需要處理極大的數(shù)據(jù)量,，處理過程復(fù)雜,，而且系統(tǒng)工作頻率高，涉及到復(fù)雜嚴(yán)格的時序邏輯關(guān)系,，如果使用普通的集成電路或芯片,，則所耗用資源非常驚人，并且有可能造成時序混亂,。而EDA技術(shù)在其驅(qū)動控制設(shè)計上具有很大的優(yōu)越性和靈活性^[1,，2，3],。為了減少系統(tǒng)的體積,，提高系統(tǒng)的抗干擾能力,，本文按照場序制彩色FSC(Field Sequential Color)原理和VESA標(biāo)準(zhǔn)，采用現(xiàn)代EDA設(shè)計方法和Verilog HDL及模塊化的設(shè)計方法,，設(shè)計了一個適于FPGA實(shí)現(xiàn)的,、應(yīng)用于MD800G6驅(qū)動控制器中的復(fù)雜數(shù)字視頻信號處理器IP核。

原理分析

場序制彩色FSC原理

    FSC是一種利用灰度級顯示器產(chǎn)生彩色圖像的視頻技術(shù)^[4,，5],。所謂場序制彩色，就是將每一幀視頻數(shù)據(jù)劃分為紅（R）,、綠(G),、藍(lán)(B)三個并行分量，每一個分量稱為一場,。顯示器分時按場顯示,，即首先顯示紅場，其次是綠場,，最后顯示藍(lán)場,。每一場顯示時用相應(yīng)的LED光源（分別為紅光、綠光,、藍(lán)光）照射一段時間,，這段時間的長短決定了彩色圖像的色度。由于場刷新頻率（幀頻為60Hz時場頻為180Hz）遠(yuǎn)高于人眼的分辨頻率,，從而形成了高質(zhì)量的沒有閃爍的彩色圖像,。因此場序制彩色顯示技術(shù)又稱為時間混色法，它在顯示原理上不同于通常的空間混色法顯示技術(shù)^[6],。FSC技術(shù)允許的像素可以比空間混色法技術(shù)更大更亮而不影響顯示效果,，但對于空間三原色形成的彩色圖像，如果像素太大就會影響圖像質(zhì)量,。
    利用FSC技術(shù)可以把并行的VGA RGB信號轉(zhuǎn)化為串行的序列RGB信號,。其時序關(guān)系如圖1所示。需要注意,，利用FSC技術(shù)必須要求VGA格式同時提供每個像素的三個顏色分量,。為了將VGA RGB信號轉(zhuǎn)換到序列RGB信號，驅(qū)動控制電路必須能夠緩存每場數(shù)據(jù),，例如顯示紅場數(shù)據(jù)時,，綠場和藍(lán)場數(shù)據(jù)必須暫存起來，等紅場數(shù)據(jù)結(jié)束時,，再把綠場數(shù)據(jù)從存儲器中取出顯示,，依次進(jìn)行。因此,，必須使用大容量的RAM來暫存一幀VGA RGB信號,，這個RAM不僅要求容量大,，而且速度要求也很高。

VESA視頻信號標(biāo)準(zhǔn)

    在設(shè)計驅(qū)動控制方案之前,，必須先了解來自PC主機(jī)VGA接口的VESA視頻信號的時序標(biāo)準(zhǔn),。PC主機(jī)VGA接口輸出的視頻信號標(biāo)準(zhǔn)為VESA Version1.0，其分辨率為800×600,，刷新頻率為60Hz,，行頻37.879kHz，幀頻60.317Hz,，像素時鐘40.000MHz，逐行掃描,。標(biāo)準(zhǔn)時序如圖2所示,。

    標(biāo)準(zhǔn)VGA接口(標(biāo)準(zhǔn)VESA格式)共有15個信號(DB15連接器)，這里只用到RED,、GREEN,、BLUE三個0.7Vp-p并行模擬視頻輸出信號和Hsync、Vsync兩個同步信號,，由于這五個信號不符合MD800G6的要求,，所以必須將其進(jìn)行各種變換處理，轉(zhuǎn)化為符合MD800G6的信號格式后,，才能送入MD800G6中,。因此驅(qū)動控制器的主要任務(wù)就是將來自計算機(jī)VGA口的RGB模擬視頻信號數(shù)據(jù)轉(zhuǎn)換成符合MD800G6要求的視頻信號，將同步信號Hsync和Vsync轉(zhuǎn)換成MD800G6的時序標(biāo)準(zhǔn),，換句話說,，就是將標(biāo)準(zhǔn)VESA信號經(jīng)過一系列變化，最終轉(zhuǎn)換為MD800G6要求的視頻數(shù)據(jù)格式和控制信號時序,，從而使該顯示器能正常工作,。
    由于VESA標(biāo)準(zhǔn)的像素總數(shù)為480 000，每個像素為8位數(shù)據(jù),，采用場序制時每幀劃分為三場,，所以每幀的數(shù)據(jù)量為：480 000×3×8位；為了節(jié)省存儲器空間,，選用32位字長的SRAM,，SRAM的存儲深度至少為：480 000×3×8/32=360 000字，約為360 000/1 024=352K字,；VESA標(biāo)準(zhǔn)的像素時鐘頻率是40MHz,，所以系統(tǒng)工作頻率應(yīng)最小為40MHz，從而存儲器的存取時間不能高于25ns,。選擇兩片相同的SRAM,，每一片存儲相鄰的一幀數(shù)據(jù),。將每片存儲器的空間分為三個部分，分別用來存放紅場,、綠場和藍(lán)場數(shù)據(jù),；存儲器內(nèi)的數(shù)據(jù)每隔一幀更新一次。

數(shù)字硬件電路總體設(shè)計方案

    根據(jù)原理分析,，整個電路由數(shù)據(jù)處理模塊和時序控制模塊兩大部分組成,，而這兩大模塊又分別由三個子模塊和兩個子模塊組成，如圖3所示,。

    (1)數(shù)據(jù)打包模塊：該模塊的功能是在前端有效視頻期間,，將來自ADC的三路并行8位數(shù)字視頻數(shù)據(jù)進(jìn)行組合，并按R,、G,、B的順序依次存入72位字長SRAM的三個區(qū)域中。因此,，打包器把每9個8位單色像素數(shù)據(jù)打包成一個72位的字,。為了優(yōu)化存儲器性能，這些72位的字首先經(jīng)過一個存儲深度為240個72位字的先進(jìn)先出存儲器（FIFO）緩存一下,，然后用促發(fā)方式（burst out）送給SRAM(這240個字包括紅綠藍(lán)分量各80個字),。該模塊主要由一個打包計數(shù)器和一些組合電路構(gòu)成的。
    (2)數(shù)據(jù)解包模塊：該模塊的功能是在后端有效視頻期間,，將從SRAM取出的72位數(shù)據(jù)進(jìn)行分解并重新組合,，形成四路8位并行視頻輸出，如圖4所示,。圖中的粗黑線表示不同的72位字的邊界,。從圖中可以看出，每9個解包時鐘周期就有4個72位字被解包,，每個解包時鐘周期有四組8位數(shù)據(jù)并行輸出,，這四組信號被送到場反相器。由于每個時鐘周期送出的四組數(shù)據(jù)不一定是從同一個72位字中解包而來的,，所以中間需要緩沖器來寄存前一個72位字的部分?jǐn)?shù)據(jù),。解包器的數(shù)據(jù)不是直接來自SRAM，而是先經(jīng)過一個桶形寄存器（BUCKET）緩存4個72位字,，每9個時鐘周期更新一次,。該模塊主要由一個解包計數(shù)器和一些組合電路構(gòu)成。

    (3)前端時序變換模塊：該模塊的主要功能是把VESA標(biāo)準(zhǔn)的兩個同步信號Hsync(行同步)和Vsync(幀同步)進(jìn)行處理,，譯碼為前端有效視頻控制信號及其他控制信號,，并和打包器同步工作。它主要由水平像素計數(shù)器,、垂直行計數(shù)器,、偏移量計數(shù)器,、鉗位計數(shù)器及一些組合電路構(gòu)成。水平像素計數(shù)器在像素時鐘的上升沿加1,，在行同步信號的上升沿被復(fù)位,；垂直行計數(shù)器在行同步信號的上升沿加1，在幀同步信號的上升沿被復(fù)位,。偏移量計數(shù)器用來確定所顯示圖像的位置,；鉗位計數(shù)器產(chǎn)生ADC的鉗位信號。
    (4)后端時序變換模塊：該模塊的基本功能是根據(jù)前端時序變換器送來的幀同步控制信號,，生成后端有效視頻控制信號及符合微顯示器時序的各個控制信號,。它主要由水平像素計數(shù)器、垂直行計數(shù)器,、場計數(shù)器及一些組合電路構(gòu)成,，這些計數(shù)器分別跟蹤水平像素位置、垂直行位置和當(dāng)前場的位置,，并與解包器同步工作，以使視頻數(shù)據(jù)與各控制信號有正確的時序關(guān)系,。水平像素計數(shù)器在每一個像素時鐘的上升沿加1,，在每一行結(jié)束時被復(fù)位；垂直行計數(shù)器在每一行結(jié)束時加1,，在每一場結(jié)束時被復(fù)位,；場計數(shù)器在每一場結(jié)束時加1，在每一幀結(jié)束時被復(fù)位,。
    (5)SRAM控制模塊：該模塊的主要功能是對打包器寫SRAM請求和解包器讀SRAM請求進(jìn)行仲裁,，并生成相應(yīng)的地址信號。它包括兩個部分,，即存儲器寫控制和存儲器讀控制,。解包器的讀請求優(yōu)先于打包器的寫請求，因此當(dāng)有存儲器的讀請求時,，數(shù)據(jù)的猝發(fā)寫SRAM應(yīng)當(dāng)暫停,，直到讀請求信號消失；這期間為了避免丟失信息,，需要保存猝發(fā)數(shù)據(jù),。除了上述功能外，控制器還應(yīng)該在沒有讀寫請求時讓SRAM處于休眠狀態(tài),，以節(jié)省能量,。
    由于每個場包括600行，每行需要92個72位字（每個字包含了9個像素點(diǎn)數(shù)據(jù)）,，所以每一場需要的存儲空間為：92×600=55 200字,。故SRAM的地址分配如下：
    紅場區(qū)域：0~55 199,；
    綠場區(qū)域：55 200~110 399；
    藍(lán)場區(qū)域：110 400~165 599,。
    ①存儲器寫控制：由FIFO控制,、場計數(shù)器、行計數(shù)器,、地址計數(shù)器,、加法器及一些組合電路構(gòu)成。
    ②存儲器讀控制：主要由地址計數(shù)器及一些組合電路構(gòu)成,。
仿真結(jié)果
    整個系統(tǒng)的工作過程必須依靠嚴(yán)格的邏輯時序關(guān)系來協(xié)調(diào),，否則顯示器不能正常工作。本設(shè)計經(jīng)過功能和時序仿真分析,，完全符合要求,。限于篇幅和系統(tǒng)的復(fù)雜性，本文只給出數(shù)據(jù)處理模塊的簡化時序仿真波形,，如圖5所示,。仿真波形顯示了設(shè)計的正確性和可行性。

    本文提出了適合在FPGA上實(shí)現(xiàn)的復(fù)雜數(shù)字視頻信號處理器IP核,，給出了各模塊較詳細(xì)的設(shè)計,，并給出了數(shù)據(jù)處理模塊的仿真結(jié)果。
    本設(shè)計克服了使用普通集成電路耗用資源量大和可靠性差的缺點(diǎn),，大大減小了體積并提高了性能,，而且修改方便，升級容易,，可擴(kuò)展性強(qiáng),，稍作修改就可以應(yīng)用于不同的系統(tǒng)。本設(shè)計已經(jīng)成功應(yīng)用于可穿戴式計算機(jī)的微型顯示驅(qū)動控制電路中,。
參考文獻(xiàn)
[1] 耿衛(wèi)東,，代永平，任立儒等.LCos序彩色顯示控制器的設(shè)計[J].液晶與顯示,，2003,，18(3)：188-192.
[2] 代永平，龔衛(wèi)東,，孫鐘林.硅基液晶顯示器(LCoS)核心—顯示系統(tǒng)芯片的設(shè)計分析[J].光電子技術(shù),，2001，21（2）：79-88.
[3] DAI Y,，GEN W,，SUN Zhonglin，et al.Optimizing the design for microdisplay on silicon，creating IP modules
     for a new type of SOC[J].Proceedings 4th International Conference on ASIC,，2001：785-788.
[4] CHUNG Y,，LEE J，CHAE G.ASIC design of color sequential driver for LCOS(liquid crystal on silicon)  microdisplay devices[C].ICCE,，International Conference on Consumer Electronics,，2001：6-7.
[5] 代永平，孫鐘林.LCoS微型顯示器的時序彩色化設(shè)計[J].現(xiàn)代顯示,，2001,，（3）：18-23.
[6] 王明臣.彩色電視接收機(jī)原理[M].北京：人民郵電出版社，1983：10-100.