這就提出一個(gè)要求,，需要使用一個(gè)電路,，讓低壓側(cè)能夠有效的控制高壓側(cè)的MOS管,，同時(shí)高壓側(cè)的MOS管也同樣會(huì)面對(duì)1和2中提到的問(wèn)題。

　　在這三種情況下,，圖騰柱結(jié)構(gòu)無(wú)法滿足輸出要求,，而很多現(xiàn)成的MOS驅(qū)動(dòng)IC，似乎也沒(méi)有包含gate電壓限制的結(jié)構(gòu),。

　　于是我設(shè)計(jì)了一個(gè)相對(duì)通用的電路來(lái)滿足這三種需求,。

　　電路圖如下：

圖1用于NMOS的驅(qū)動(dòng)電路

　　圖2用于PMOS的驅(qū)動(dòng)電路

　　這里我只針對(duì)NMOS驅(qū)動(dòng)電路做一個(gè)簡(jiǎn)單分析：

　　Vl和Vh分別是低端和高端的電源，兩個(gè)電壓可以是相同的,，但是Vl不應(yīng)該超過(guò)Vh,。

　　Q1和Q2組成了一個(gè)反置的圖騰柱，用來(lái)實(shí)現(xiàn)隔離,，同時(shí)確保兩只驅(qū)動(dòng)管Q3和Q4不會(huì)同時(shí)導(dǎo)通。