EDA與制造相關(guān)文章 設(shè)計與驗證復(fù)雜SoC中可綜合的模擬及射頻模型 設(shè)計用于SoC集成的復(fù)雜模擬及射頻模塊是一項艱巨任務(wù)。本文介紹的采用基于性能指標規(guī)格來優(yōu)化設(shè)計(如PLL或ADC等)的方法，可確保產(chǎn)生可制造性的魯棒性設(shè)計,。通過這樣的設(shè)計,，開發(fā)者能在保證成本效益和不超預(yù)算的前提下 發(fā)表于：12/29/2010 淺析PCB電鍍純錫缺陷 一、前言在線路板的制作過程中,，多數(shù)廠家因考慮成本因素仍采用濕膜工藝成像，從而會造成圖形電鍍純錫時難免出現(xiàn)“滲鍍、亮邊(錫薄)”等不良問題的困擾,，鑒于此，本人將多年總結(jié)出的鍍純錫工藝 發(fā)表于：12/29/2010 IC設(shè)計中Accellera先進庫格式語言與EDA工具的結(jié)合應(yīng)用 先進庫格式(ALF)是一種提供了庫元件,、技術(shù)規(guī)則和互連模型的建模語言,，不同抽象等級的ALF模型能被EDA同時用于IC規(guī)劃、原型制作、實現(xiàn),、分析,、優(yōu)化和驗證等應(yīng)用中。本文在介紹ALF概念的基礎(chǔ)上,，詳細討論了使用ALF時庫元 發(fā)表于：12/28/2010 PCB板完整電磁信息的獲取及應(yīng)用 PCB完整電磁信息,，能讓我們對PCB的整體有一個非常直觀的認識，不僅有助于工程師解決EMI/EMC問題,，還能幫助工程師調(diào)試PCB,，并不斷提高PCB的設(shè)計質(zhì)量。同樣,，EMSCAN的應(yīng)用還有很多,，例如幫助工程師解決電磁敏感性問題等等。 發(fā)表于：12/28/2010 系統(tǒng)級芯片設(shè)計中的多領(lǐng)域集成策略 大型多領(lǐng)域模擬混合信號(AMS)系統(tǒng)在電子行業(yè)中越來越常見,，此類設(shè)計必須同時滿足進度和準確度要求,，從而給設(shè)計工程師帶來了極大的挑戰(zhàn)。本文介紹了一種結(jié)合自上而下和自下而上的方法來實現(xiàn)“中間相遇”,， 發(fā)表于：12/28/2010 平臺ASIC架構(gòu)突破傳統(tǒng)ASIC設(shè)計局限性 采用先進半導(dǎo)體工藝,，結(jié)構(gòu)化ASIC平臺可以提供更多經(jīng)預(yù)定義、預(yù)驗證和預(yù)擴散的金屬層,，并支持各種存儲器接口,，能簡化接口設(shè)計和時序問題。本文詳細介紹了結(jié)構(gòu)化ASIC平臺的這些特點和性能,。最新的ASIC設(shè)計架構(gòu)能夠大大 發(fā)表于：12/28/2010 HAC電場和磁場測試簡介 由于無線通信設(shè)備在最高功率狀態(tài)下工作時,會對周圍的電子產(chǎn)品產(chǎn)生嚴重的電磁干擾,。其中對殘疾人所使用的助聽器所造成的干擾最為嚴重，它將直接影響到到使用者的正常使用.根據(jù)這種情況,在ANSIC63.19標準里規(guī)定了HAC(hearingaidcompatibility)部分的測試要求,其中HAC的射頻電場輻射和射頻磁場輻射是其最重要的組成部分之一,。 發(fā)表于：12/28/2010 試驗設(shè)計(DOE)方法及其關(guān)鍵工具 在實際的質(zhì)量改進,、產(chǎn)品研發(fā)、工藝優(yōu)化,、六西格瑪和科學(xué)研究工作中,，我們經(jīng)常需要通過建立定量的模型來研究輸入因素和輸出因素之間、或者自變量和響應(yīng)變量之間的關(guān)系,，例如研究太陽能電池板的光電特性和其光電轉(zhuǎn)換率之間的關(guān)系,，化學(xué)材料的成分和加工工藝對其化學(xué)特性如溶解度、抗氧化性的影響等等,。 發(fā)表于：12/28/2010 基于SoPC Builder的電子系統(tǒng)的開發(fā) 摘要：從系統(tǒng)總線設(shè)計,、用戶自定義指令和FPGA協(xié)處理器的應(yīng)用這三個方面詳細介紹了如何應(yīng)用SOPC設(shè)計思想和SoPCBuilder工具來開發(fā)電子系統(tǒng)。通過應(yīng)用SOPCBuilder開發(fā)工具,，設(shè)計者可以擺脫傳統(tǒng)的,、易于出錯的軟硬件設(shè) 發(fā)表于：12/28/2010 FPGA實現(xiàn)的任意波形發(fā)生器的設(shè)計 運用DDS原理，進行任意波形發(fā)生器的設(shè)計，使得任意波形發(fā)生器兼顧DDS的優(yōu)點,。設(shè)計中通過實現(xiàn)DDS模塊與單片機接口的控制部分將頻率控制字由單片輸入到輸入寄存器模塊，由相位累加器模塊對輸入頻率控制字進行累加運算,，輸出作為雙口RAM的讀地址線,，讀數(shù)據(jù)線上即輸出了波形幅度量化數(shù)據(jù)。其中雙口RAM的內(nèi)容由單片機進行更新,，從而實現(xiàn)任意波形的發(fā)生,。本設(shè)計中的相位累加器采用了8級流水線結(jié)構(gòu)借助前5級的超前進位的方法，使得編譯的最高工作頻率由317．97MHz提高到336．7MHz,，實現(xiàn)了任意波形的發(fā)生,，節(jié)約了成本，提高了開發(fā)周期,，具有可行性,。 發(fā)表于：12/28/2010 ISSP結(jié)構(gòu)化ASIC解決方案 結(jié)構(gòu)化專用集成電路(structuredASIC)對設(shè)計工程師而言還是一個新名詞，然而目前已經(jīng)有多家公司正計劃涉足這一領(lǐng)域,?？焖俟杞鉀Q方案平臺(ISSP)是一種結(jié)構(gòu)化ASIC解決方案，該技術(shù)適合于高速ASIC設(shè)計,，這是因為ISSP可以 發(fā)表于：12/27/2010 脈沖壓縮原理及FPGA實現(xiàn) 摘要：為解決雷達作用距離和距離分辨力的問題,，分析了線性調(diào)頻脈沖壓縮的原理及工程實現(xiàn)方法，并利用Matlab軟件對加權(quán)前后的線性調(diào)頻信號脈沖壓縮波形進行對比,。簡述了分布式(DA)算法的基本原理,，給出一種基于FPGA分 發(fā)表于：12/27/2010 Altium攜手蘇州大學(xué)共建電子設(shè)計聯(lián)合實驗室 全球領(lǐng)先的一體化電子產(chǎn)品開發(fā)解決方案提供商Altium日前宣布與蘇州大學(xué)合作共建電子設(shè)計聯(lián)合實驗室，通過開展電子電路設(shè)計,、FPGA數(shù)字電路設(shè)計及SoPC嵌入式系統(tǒng)設(shè)計領(lǐng)域相關(guān)的教學(xué)合作,，進一步提升江蘇省及周邊地區(qū)電子設(shè)計人才的綜合素養(yǎng)。長久以來,，Altium一直堅持深耕教育領(lǐng)域,，通過不斷加強與大專院校的合作，支持中國高校電子設(shè)計人才的培養(yǎng),，從而為中國電子設(shè)計行業(yè)的發(fā)展貢獻力量,。 發(fā)表于：12/24/2010 SpringSoft LAKER定制版圖系統(tǒng)贏得2010年最佳電子設(shè)計獎 專業(yè)IC設(shè)計軟件全球供貨商SpringSoft宣布，該公司的Laker? 自動化定制版圖系統(tǒng)榮獲電子設(shè)計雜志(Electronic Design Magazine)頒發(fā)2010最佳電子設(shè)計獎(Best Electronic Design 2010 Award),，表彰最新版Laker系統(tǒng)在定制芯片數(shù)字布局布線解決方案和OpenAccess (OA)互操作性的成就,。 發(fā)表于：12/22/2010 基于FPGA的自適應(yīng)鎖相環(huán)設(shè)計 摘要：利用鎖相環(huán)進行載波跟蹤是獲取本地載波的一種重要方法，針對鎖相環(huán)的噪聲性能和跟蹤速度不能同時達到最優(yōu)的限制,，在鎖相環(huán)PLL中引入自適應(yīng)模塊,，根據(jù)環(huán)路所處的環(huán)境自適應(yīng)對PLL環(huán)路參數(shù)做出調(diào)整。設(shè)計中利用仿 發(fā)表于：12/20/2010 ?…368369370371372373374375376377…?
