国产一区二区精品91,国产香蕉久久久久,91制片厂传媒在线观看

使用Virtex-5 FPGA實(shí)現(xiàn)LTE仿真器

LTE系統(tǒng)的無(wú)線接入部分Node-B,，是連接無(wú)線電和整個(gè)互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò)之間的邊緣設(shè)備,。這種架構(gòu)無(wú)法監(jiān)測(cè)和測(cè)試等效于UMTS中間鏈路上的元件。必須通過(guò)無(wú)線電接口,，才能有效地測(cè)試LTE網(wǎng)絡(luò)元件,。

發(fā)表于：12/17/2010

基于FPGA的HD-SDI下變換的研究與設(shè)計(jì)

摘要研究了一種采用FPGA將高清數(shù)字電視信號(hào)轉(zhuǎn)換為標(biāo)清數(shù)字電視信號(hào)的方法,，利用重采樣等技術(shù)降低了圖像中每行的有效像素和垂直行,，完成了HD-SDI到SD-SDI的下變換。設(shè)計(jì)實(shí)現(xiàn)簡(jiǎn)單,，目前已運(yùn)用于實(shí)際工程當(dāng)中,。關(guān)鍵詞

發(fā)表于：12/17/2010

MATHWORKS 為 REAL-TIME WORKSHOP 提供新的并行計(jì)算支持

MathWorks 日前發(fā)布了一項(xiàng)新功能，該功能可幫助致力于結(jié)合參考模型進(jìn)行組件化設(shè)計(jì)的工程師縮短代碼生成時(shí)間,。

發(fā)表于：12/16/2010

利用 IDDR 簡(jiǎn)化亞穩(wěn)態(tài)

在FPGA等同步邏輯數(shù)字器件中,，所有器件的寄存器單元都需要預(yù)定義信號(hào)時(shí)序以使器件正確地捕獲數(shù)據(jù)，進(jìn)而產(chǎn)生可靠的輸出信號(hào),。當(dāng)另一器件將數(shù)據(jù)發(fā)送給FPGA時(shí),，F(xiàn)PGA的輸入寄存器必須在時(shí)鐘脈沖邊沿前保證最短的建立時(shí)間和時(shí)鐘脈沖邊沿后的保持時(shí)間，從而確保正常完整地接收信號(hào),。

發(fā)表于：12/16/2010

基于信號(hào)完整性分析的高速PCB設(shè)計(jì)

在高速PCB設(shè)計(jì)過(guò)程中,，僅僅依靠個(gè)人經(jīng)驗(yàn)布線，往往存在巨大的局限性,。介紹利用Cadence軟件對(duì)高速PCB進(jìn)行信號(hào)完整性仿真,。結(jié)合以CycloneII為核心的遠(yuǎn)距離無(wú)線通信系統(tǒng)控制模塊的PCB設(shè)計(jì)，利用Cadence的SPEECTRAQuest,，提取器件的IBIS模型,，確定關(guān)鍵信號(hào)線的拓?fù)浣Y(jié)構(gòu)，做信號(hào)完整性仿真,。依靠仿真結(jié)果指導(dǎo)設(shè)計(jì)和制作,，極大地提高了電路設(shè)計(jì)質(zhì)量，縮短了研發(fā)周期,。本文主要介紹反射和串?dāng)_仿真,。

發(fā)表于：12/16/2010

基于HyperLynx的高速PECL交流耦合時(shí)鐘

在目前的高速時(shí)鐘的電平標(biāo)準(zhǔn)中，PECL(正電壓射極耦合邏輯)是應(yīng)用較廣泛的一種,，絕大多數(shù)高速ADC(A／D轉(zhuǎn)換器),、DAc(D／A轉(zhuǎn)換器)器件都支持這一時(shí)鐘電平。本文敘述,。PECL的原理和常見(jiàn)端接方式,，結(jié)合在ADc系統(tǒng)中的應(yīng)用，使用HyperLynx工具對(duì)設(shè)計(jì)后的電路進(jìn)行仿真以驗(yàn)證設(shè)計(jì)思想,。

發(fā)表于：12/15/2010

X波段小步進(jìn)頻率合成器的設(shè)計(jì)及實(shí)現(xiàn)

介紹一種小步進(jìn),、低相位噪聲的頻率合成方法。采用直接數(shù)字合成（DDS）產(chǎn)生小步進(jìn)信號(hào),，利用5 MHz整數(shù)步進(jìn)鎖相環(huán)與混頻電路組合方式改善了合成器的雜散和相位噪聲,。

發(fā)表于：12/13/2010

基于HyperLynx的數(shù)字電路設(shè)計(jì)綜合仿真方法

針對(duì)數(shù)字電路系統(tǒng)設(shè)計(jì)中存在的信號(hào)完整性、散熱,、電磁兼容性(EMC)等問(wèn)題,，結(jié)合HyperLynx仿真軟件提出了一種綜合仿真方法,。通過(guò)雷達(dá)信號(hào)處理機(jī)的設(shè)計(jì)實(shí)例，詳細(xì)描述了HyperLynx各仿真模塊的功能和特點(diǎn),，為數(shù)字電路系統(tǒng)設(shè)計(jì)與仿真提供了重要參考,。

發(fā)表于：12/13/2010

萊迪思的“POWER 2 YOU”能夠幫助設(shè)計(jì)人員降低電路板的設(shè)計(jì)成本和復(fù)雜性

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今天宣布推出印刷版的書“Power 2 You”，針對(duì)電路板的電源管理功能,，為設(shè)計(jì)人員提供150頁(yè)的技術(shù)細(xì)節(jié)和設(shè)計(jì)考慮,。作者是Srirama（“Shyam”） Chandra，他是電源管理領(lǐng)域被認(rèn)可的專家,，發(fā)表了多篇有關(guān)電源管理的文章,。　　

發(fā)表于：12/9/2010

Turbo碼中偽隨機(jī)交織器盲識(shí)別方法

Turbo碼中所采用的偽隨機(jī)交織器起到產(chǎn)生隨機(jī)數(shù)據(jù)和擾亂信息序列的作用,。借助擴(kuò)頻通信中對(duì)PN碼進(jìn)行盲識(shí)別的二階循環(huán)統(tǒng)計(jì)量和分段互相關(guān)法,，解決在無(wú)任何先驗(yàn)知識(shí)的情況下，對(duì)基于偽隨機(jī)序列的偽隨機(jī)交織器進(jìn)行盲識(shí)別,。仿真表明,，將二階循環(huán)統(tǒng)計(jì)量和分段互相關(guān)法引入對(duì)偽隨機(jī)交織器進(jìn)行盲識(shí)別，在低信噪比下取得了較好的正確率,。

發(fā)表于：12/7/2010

基于Nios的FFT算法軟硬件協(xié)同設(shè)計(jì)

摘要：在深入研究Nios自定制指令的軟硬件接口的基礎(chǔ)上,，利用Matlab／DSPBuilder建立快速傅里葉變換FFT核心運(yùn)算指令基本模型，然后用Altera公司提供的Singacompiler工具對(duì)其進(jìn)行編譯,，產(chǎn)生QuartusⅡ能夠識(shí)別的VHDL

發(fā)表于：12/7/2010

CAD/CAM軟件技術(shù)及其在數(shù)控機(jī)床中的應(yīng)用

介紹了CAD/CAM及其軟件產(chǎn)品,并結(jié)合數(shù)控機(jī)床,詳細(xì)敘述了在加工過(guò)程中使用CAD/CAM軟件的流程步驟,適用范圍和各模塊在加工過(guò)程中的重要作用,提出了數(shù)據(jù)文件轉(zhuǎn)換中的問(wèn)題和解決方法以及數(shù)控加工CAD/CAM集成系統(tǒng)的開發(fā),概述了網(wǎng)絡(luò)化的發(fā)展趨勢(shì),。

發(fā)表于：12/7/2010

全國(guó)大學(xué)生數(shù)學(xué)建模競(jìng)賽再度頒發(fā)MATLAB創(chuàng)新獎(jiǎng)

近日，第19屆全國(guó)大學(xué)生數(shù)學(xué)建模競(jìng)賽于廣州華南農(nóng)業(yè)大學(xué)理學(xué)院舉行頒獎(jiǎng)儀式,，對(duì)本次競(jìng)賽的優(yōu)秀組織及參賽隊(duì)伍進(jìn)行了表彰和鼓勵(lì),。大會(huì)同時(shí)宣布，通過(guò)對(duì)全國(guó)一等獎(jiǎng)獲獎(jiǎng)名單的甄選,，組委會(huì)向本科組的大連海事大學(xué),，參賽隊(duì)員為毋巖斌、趙寶強(qiáng),、王嘉寧,，以及專科組的深圳職業(yè)技術(shù)學(xué)院,，參賽同學(xué)為黃盈,、張林善,、盧忠釧頒發(fā)了MATLAB創(chuàng)新獎(jiǎng),，以表彰這兩組隊(duì)伍在比賽過(guò)程中的創(chuàng)新表現(xiàn)。MATLAB創(chuàng)新獎(jiǎng)作為該競(jìng)賽最高的獎(jiǎng)項(xiàng)之一,，繼去年首次為建模競(jìng)賽設(shè)置該獎(jiǎng)項(xiàng)后,，今年再次為鼓勵(lì)大學(xué)生在建模競(jìng)賽中的創(chuàng)新思維頒發(fā)該獎(jiǎng)項(xiàng),。

發(fā)表于：12/6/2010

DDS原理及基于FPGA的實(shí)現(xiàn)

直接數(shù)字頻率合成技術(shù)(Direct Digital Synthesis，DDS)是一種從相位概念出發(fā)直接合成所需要的波形的新的全數(shù)字頻率合成技術(shù),，該技術(shù)具有頻率分辨率高,、頻率變化速度快、相位可連續(xù)性變化等特點(diǎn),，在數(shù)字通信系統(tǒng)中被廣泛采用,，是信號(hào)生成的最佳選擇。目前市場(chǎng)上可以見(jiàn)到很多集成的,、多功能的專用DDS芯片,，像AD9835、AD9954,、AD9959等,。但是在某些場(chǎng)合，專用DDS芯片在控制方式,、頻率控制等方面與系統(tǒng)的要求差別很大,，現(xiàn)場(chǎng)可編程門陣列(FPGA)器件具有工作速度快、集成度高,、可靠性高和現(xiàn)場(chǎng)可編程等優(yōu)點(diǎn),。利用它來(lái)設(shè)計(jì)符合自己需要的DDS電路是一個(gè)很好的解決方法。

發(fā)表于：12/6/2010

分享PCB抄板/設(shè)計(jì)原理圖制成PCB板的過(guò)程經(jīng)驗(yàn)

引言：通常從抄板或原理圖做成PCB板,，所需要的技術(shù)要求并不高,，做快PCB板很簡(jiǎn)單，但實(shí)際操作中需要先明確目標(biāo),，當(dāng)然重點(diǎn)任然是了解所用元器件的功能對(duì)布局布線的要求,，合理的做好元器件的布局和PCB板的布線，一定可以

發(fā)表于：12/5/2010